thetas计算

c 复制代码
original_sig = 90 + 90*1i;

theta = 120;

hudu = theta/180*pi;

see_hudu = exp(1i*hudu);

aaa= original_sig*see_hudu;


real_k = round(real(aaa))
imag_k = round(imag(aaa))

FPGA

c 复制代码
`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2024/08/20 16:32:39
// Design Name: 
// Module Name: thetas
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module thetas(
    clk,
    rst,
    theta,
    
    o_real_k,
    o_imag_k
);
input clk;
input rst;
input [7:0] theta;

output [7:0] o_real_k;
output [7:0] o_imag_k;

wire [18 : 0] P_hudu;// A * 0.0175 * 2^16
mult_hudu_8_1143 mult_hudu_8_1143 (
  .CLK(clk),  // input wire CLK
  .A(theta),      // input wire [7 : 0] A 
  .P(P_hudu)      // output wire [18 : 0] P Q3.16
);

wire [31 : 0] m_axis_dout_tdata;
see_hudu see_hudu (
  .aclk(clk),                                // input wire aclk
  .aclken(1'b1),                            // input wire aclken
  .aresetn(~rst),                          // input wire aresetn
  .s_axis_phase_tvalid(1'b1),  // input wire s_axis_phase_tvalid
  .s_axis_phase_tdata(P_hudu[18:3]),    // input wire [15 : 0] s_axis_phase_tdata
  .m_axis_dout_tvalid( ),    // output wire m_axis_dout_tvalid
  .m_axis_dout_tdata(m_axis_dout_tdata)      // output wire [31 : 0] m_axis_dout_tdata
);

wire [31 : 0] real_k,imag_k;
cmpy_8_16 cmpy_8_16 (
  .aclk(clk),                              // input wire aclk
  .aclken(1'b1),                          // input wire aclken
  .aresetn(~rst),                        // input wire aresetn
  .s_axis_a_tvalid(1'b1),        // input wire s_axis_a_tvalid
  .s_axis_a_tdata({8'd90,8'd90}),          // input wire [15 : 0] s_axis_a_tdata
  .s_axis_b_tvalid(1'b1),        // input wire s_axis_b_tvalid
  .s_axis_b_tdata(m_axis_dout_tdata),          // input wire [31 : 0] s_axis_b_tdata
  .m_axis_dout_tvalid( ),  // output wire m_axis_dout_tvalid
  .m_axis_dout_tdata({imag_k,real_k})    // output wire [63 : 0] m_axis_dout_tdata
);

assign o_real_k = real_k[21:14];
assign o_imag_k = imag_k[21:14];

endmodule
相关推荐
一口一口吃成大V4 小时前
Fpga中常用器件
fpga开发
Riwuarua6 小时前
从近似0基础开始FPGA开发——Part.23:AXI/AXIS 数据搬运、DMA 与 DDR 缓存架构设计
缓存·fpga开发
Jason_zhao_MR10 小时前
电力数据采集核心板选型指南
linux·嵌入式硬件·fpga开发·嵌入式
长春的KAKA11 小时前
Proxmark3 RDV4.01:Windows 11 下 Iceman 固件升级与完整使用指南
fpga开发
奋斗的阿狸_19861 天前
ESP32-S3 + ES7210 四通道麦克风录音上传方案
c语言·开发语言·fpga开发
hahaha60161 天前
FPGA+ARM实现AWB的全流程
人工智能·嵌入式硬件·算法·计算机视觉·fpga开发
unicrom_深圳市由你创科技1 天前
板上调试,先抓哪些信号?排查顺序是什么?
fpga开发
北城笑笑1 天前
FPGA 55 ,FPGA 行业 2026 发展分析与报告
fpga开发·fpga
Jason_zhao_MR1 天前
新一代电能数据采集终端方案
linux·人工智能·嵌入式硬件·fpga开发·嵌入式
ERROR:992 天前
AMD Ross没有介入Vivado的私生活
fpga开发