PCIE-Precode

Transmitter Precode Request:

Precoding可以有效的降低Burst errors(突发连续)的影响,但是Bit Error Rate(BER)将上升为之前的两倍.

​​​​​​[FPGA实现及PCIe IP核知识点] PCIe为什么要增加Precoding-FPGA常见问题论坛-FPGA CPLD-ChipDebug

需要注意的点:

(1)detect状态下,Precoding会关闭(无论任何速率);

(2)Precoding的打开需要在进入当前速率之前打开,通过在进入到Recovery.Speed之前发送EQ TS2 或者128b/130b EQ TS2 Ordered Sets(其中Transmitter Precode Request位需要设为1)来开启(对于每个高于32GT/s速率的情况,需要独立进行precoding request)。

(3)仅仅32GT/s,64GT/s下使用,32GT/s以下无法使用;

(4)如果自己的rx在进入Recovery.Speed之前的Recovery.RcvrCfg状态下收到了8个连续的EQ TS2或者128b/130b EQ TS2,这个rx对应的tx的Transmitter Precode Request bit设为1,那么tx在退出Recovery.Speed到更高速率的情况下需要打开precoding功能;一旦打开就持续到下次recovery.rcvrcfg(为了进入Recovery.Speed)中收到收到了8个连续的EQ TS2或者128b/130b EQ TS2(Transmitter Precode Request为0,相同速率下);

(5) 未完

相关推荐
博览鸿蒙11 小时前
FPGA 开发软件学习笔记分享(内含安装与环境配置)
笔记·学习·fpga开发
希言自然也15 小时前
赛灵思KU系列FPGA的ICAPE3原语和MultiBoot功能
fpga开发
Flamingˢ15 小时前
FPGA实战:基于Verilog的数码管动态扫描驱动设计与仿真验证
fpga开发
GateWorld15 小时前
跨时钟域同步(CDC)握手协议
fpga开发·cdc·asic·跨时钟域同步·握手协议
Flamingˢ16 小时前
Verilog中reg与wire的区别:从语法到实战
学习·fpga开发·硬件工程
数字芯片实验室16 小时前
边界值测试:一个”==”引发的芯片bug
fpga开发·bug
9527华安16 小时前
FPGA实现Aurora8B10B视频转UVC传输,基于GTP高速收发器+FT602芯片架构,提供4套工程源码和技术支持
fpga开发·gtp·uvc·aurora8b10b·ft602
tiantianuser16 小时前
RDMA设计31:RoCE v2 发送模块3
fpga开发·rdma·cmac·roce v2
海涛高软1 天前
verlog中阻塞赋值和非阻塞赋值
fpga开发
tiantianuser2 天前
RDMA设计29:RoCE v2 发送及接收模块设计2
服务器·fpga开发·rdma·fpga设计·高速传输