基于FPGA的DDS信号发生器设计，生成频率可调的正弦波、三角波、锯齿波和方波

一、需求概述

采用EGo1 FPGA开发板，基于DDS原理，通过拨码开关选择输出的波形为正弦波（2'b00）、三角波（2'b01）、锯齿波（2'b10）或者矩形波（2'b11），并且可以通过按键调高或调低频率，调节频率范围为10Hz~1MHz。

开发环境为Vivado 2018.3，采用Verilog HDL编写，并进行波形仿真，最终下板验证。

二、DDS设计原理

DDS（Direct Digital Synthesizer，即直接数字频率合成），因其低功耗、高分辨率、变频迅速等优势，已被广泛应用于遥感、雷达、导航等多个领域。

DDS主要由相位控制字、频率控制字、相位累加器、ROM查找表、DAC、等构成，其中相位控制字与频率控制字支持外部实时动态调控。其工作原理为：系统时钟驱动其内部的相位累加器进行相位增量运算，将ROM查找表输出的多位二进制数据经D/A转换输出模拟电信号，从而产生不同频率波形，同时保持频率改变过程中的相位连续性，DDS结构示意图如图1所示。

图1 DDS结构示意图（N、M表示位宽）

相位累加器作为硬件系统核心单元，由N位全加器与N位累加计数器组成，每次时钟上升沿到来时，累加器计数值会递增，经过2^N个时钟周期完成1个周期的信号输出。假设累加器输入的时钟频率为f_clk，此时相位累加器能够产生信号频率精度为f_clk/2^N，若想实现信号的输出频率为f_out，需在此基础上乘以频率控制字F_WORD，计算公式为：

f_out = F_WORD * f_clk / 2^N

相位控制字的位宽M与ROM的地址位宽一致，将相位累加器N的高M位截断，作为后续ROM的地址输入，而相位控制字直接叠加到这个地址信号中，假设p_out为调节的相位，P_WORD为相位控制字，对应的相位变化关系如下：

p_out = P_WORD 2Π / 2^M

ROM查找表中存储了"相位-幅度"对照表，即查找表中每个地址，都对应了一个完成波形从0到2Π的一个值。本实验采用相位截断法，截取32bits位宽相位累加器的高8为有效相位值作为ROM的查询相位地址。相位累加器截断输出相位作为ROM查找表的地址输入，并根据地址输出相应的幅值。

因此，通过查找表可以实现高精度的波形生成，正弦波、三角波、锯齿波和方波的ROM查找表分别用于存储对应的波形数据点，通过调整频率控制字的值，可以改变输出信号的频率；通过改变相位控制字的值，可以改变输出信号的相位。

三、系统搭建

EGo1开发板的实物如图2所示，是依元素科技基于Xilinx Artix-7 FPGA研发的便携式数模混合基础教学平台，拥有丰富的外设：VGA接口、音频接口、USB-UART/JTAG接口、USB转PS2接口、2个4位数码管、16个LED灯、8个拨码开关、1个8位DSP开关、5个按键、1个模拟电压输入、1个DAC输出接口、SRAM存储器、SPI FLASH存储器、蓝牙模块和1个通用扩展接口。

EGo1开发板板载的FPGA芯片型号为Xilinx Artix-7系列XC7A35T-1CSG324，具有33280个逻辑单元、41600个寄存器、1800kb的BRAM和90个DSP等逻辑资源，可以实现较复杂的数字逻辑设计。