59.以太网数据回环实验(2)硬件资源梳理及系统框图

硬件资源梳理介绍:

升腾开发板使用的以太网PHY芯片型号为RTL8211F,是低功耗10-BASE/100-BASE/1000-BASE全双工以太网PHY层芯片,支持 10Mbps、100Mbps 和 1000Mbps以太网通信。I/O

引脚电压可变,符合 IEEE802.3-2005 标准,支持通过 RGMII 接口与以太网 MAC 层通信,

可通过自协商的方式与目的主机实现最佳的连接方式(调整最佳速度和双工模式),具有

HP Auto-MDIX 自动翻转功能,实现直连或交叉连接。

  • 引脚分配图:

(1)引脚中,1和2、4和5、6和7、9和10是四对模拟差分信号线,与底座HY911130A(RJ45以太网网线接口)相连。当上位机通过以太网发送数据时,信号通过这四对差分信号线传输到RTL8211芯片中,随后转化为RGMII协议的同步信号,通过22-25四个引脚传输到FPGA中;FPGA给上位机发送信号时同理,通过15-18这四个引脚将数据传输到RTL8211芯片上,随后通过四对差分信号线传输到RJ45以太网网线接口。

(2)引脚中,36引脚为晶振输入引脚,支持25MHz晶振信号输入;37引脚为晶振输出引脚,连接晶振输出端;35引脚为RTL8211内部锁相环产生的25MHz/125MHz参考时钟,可以用于给FPGA提供时钟,但是由于开发板自带晶振芯片产生时钟,因此将它悬空,不做使用。

(3)引脚中,20引脚为FPGA传输给RTL8211芯片的参考时钟,可以为2.5MHz、25MHz或125MHz;19引脚为FPGA中MAC传输给RTL8211芯片的传输控制引脚;15-18引脚为FPGA传输给RTL8211芯片的数据引脚;27引脚为RTL8211芯片连续发送给FPGA数据的接收参考时钟,可以为2.5MHz、25MHz或125MHz;26引脚为RTL8211发送给FPGA中MAC的传输控制引脚;22-25为RTL8211发送给FPGA的数据引脚。

其中{26,27,22}三个引脚复用组成PHY芯片的地址,可以查看原理图得知,地址为001,23引脚的复用功能是确定PLL锁相环功能是否关闭,查看原理图可知,该引脚下拉接地,即不使用内部PLL;24引脚和25引脚复用为延时设置引脚,上拉即可增加TXC和RXC 2ns延时。

(4)12引脚为硬件复位引脚,当它保持低电平时间超过10ms,所有寄存器硬件复位后清除,观察原理图,可以得知,该引脚时钟保持一个高电平。

(5)32引脚为IO口供电选择引脚,上拉表示使用外部电源供电,下拉表示使用RTL8211内部电压供应,观察原理图,可以得知,升腾底板采用了上拉,即外部供电。

(6)33-34引脚接地,表示外部供电电压选择为3.3v。

系统框图:

相关推荐
redcocal3 小时前
地平线秋招
python·嵌入式硬件·算法·fpga开发·求职招聘
思尔芯S2C18 小时前
高密原型验证系统解决方案(下篇)
fpga开发·soc设计·debugging·fpga原型验证·prototyping·深度调试·多fpga 调试
坚持每天写程序19 小时前
xilinx vivado PULLMODE 设置思路
fpga开发
redcocal1 天前
地平线内推码 kbrfck
c++·嵌入式硬件·mcu·算法·fpga开发·求职招聘
邹莉斯3 天前
FPGA基本结构和简单原理
fpga开发·硬件工程
悲喜自渡7213 天前
易灵思FPGA开发(一)——软件安装
fpga开发
ZxsLoves3 天前
【【通信协议ARP的verilog实现】】
fpga开发
爱奔跑的虎子3 天前
FPGA与Matlab图像处理之伽马校正
图像处理·matlab·fpga开发·fpga·vivado·xilinx
机器未来3 天前
基于FPGA的SD卡的数据读写实现(SD NAND FLASH)
arm开发·嵌入式硬件·fpga开发
贾saisai4 天前
Xilinx系FPGA学习笔记(八)FPGA与红外遥控
笔记·学习·fpga开发