晶体管最佳效率区域随频率逆时针旋转原因分析

晶体管最佳效率区域随频率逆时针旋转原因分析

在功率放大器的设计时,晶体管最佳区域随频率逆时针旋转 。但是,对于一般的微带电路,匹配阻抗区域是随着频率顺时针旋转的(也有称这个特性是Foster特性 ),因此功放的宽带匹配会存在问题。为了解决这个问题,许多学者进行了研究,使用补偿 或者non-Foster网络进行宽带的匹配设计(例如A high-efficiency design for 2.0-2.9 GHz 5-W GaN HEMT Class-E power amplifier using passive Q-constant non-Foster network)。

此处不详细对各种衍生的技术进行分析了,主要分析为什么晶体管最佳效率区域随频率逆时针旋转

目录

问题背景-晶体管最佳效率区域随频率逆时针旋转

晶体管最佳效率区域随频率逆时针旋转,这是一个非常常见的现象,在此举个例子,如RF-Input Load Modulated Balanced Amplifier With Octave Bandwidth 论文中的图片:

或者我博客18、ADS使用记录之超宽带功放设计第五小节负载牵引和源牵引 中的牵引结果(1.4-2.2GHz):

或者论文基于 GaN 的新型 F 类功率放大器的研究与设计 中的图片:

原因分析

此处的分析是我个人的理解,不一定正确的,如果有更好的理解可以一起分享嘞。对于一般的晶体管结构,一般包含如下的晶体管寄生参数网络

可以看到,对于上面的图,其中起最主要作用的器件是第一个电容和电感 ,分别是1.22pF和0.55nH。那么,我们可以简化网络变成如下的形状(只是方便理解,阻抗设置为Ropt差不多30左右)

实际上,这是一个非常经典的R+L+C电路,其电抗可以计算为:
Z = R / / Z C + Z L = 1 1 30 + j w C + j w L \begin{array}{l} Z = R//{Z_C} + {Z_L}\\ = \frac{1}{{\frac{1}{{30}} + jwC}} + jwL \end{array} Z=R//ZC+ZL=301+jwC1+jwL

依据Matlab代码,可以计算出电路的谐振频率大概在4.3GHz左右(虚部为0):

使用ADS仿真可以大概得出一致的结论:

由Matlab和ADS仿真结果可知,在2GHz以后,频率越高感性越强在整个频率段内,频率越高Smith图顺时针旋转

!!!但是,晶体管需要的是怎样的匹配呢?是共轭匹配 。为什么需要共轭匹配呢,因为理想的晶体管负载是纯阻性的任何电抗都是不理想的,需要被补偿 ,这样才能实现高功率高效率。例如,使用具备逆封装网络的负载:

但是,对于这样的逆封装网络的负载,其阻抗特性是非Foster的(频率越高阻抗逆时针旋转) ,因为其中使用了负的器件

理想匹配负载(逆封装网络)和负载牵引的关系-以CGH40010F为例

!!!在理想情况下,逆封装网络的阻抗 就是负载牵引得到阻抗。因此负载牵引得到的阻抗也必然是逆时针旋转的。

下面是CGH40010F的逆封装网络,也就是去嵌入式封装网络:

其仿真结果是逆时针旋转:

CGH40010F的理想负载牵引的高功率结果和上面的S22曲线也是基本一致(高效率圆和S曲线不一致,因为共轭是保证最高的功率输出,但是变化的趋势是一致的,都是逆时针)

相关推荐
国科安芯1 小时前
AS32S601ZIT2型MCU:基于RISC-V架构的抗辐照设计与试验评估
网络·单片机·嵌入式硬件·fpga开发·架构·硬件架构·risc-v
逐步前行9 小时前
Altium Designer 21 (十)DRC验证和设计文件输出
硬件工程
JiaWen技术圈1 天前
关于【机器人小脑】的快速入门介绍
单片机·嵌入式硬件·机器人·硬件架构
与你诗画3 天前
为什么单片机的外接晶振要并连两个电容?
c语言·驱动开发·单片机·嵌入式硬件·硬件架构·硬件工程
BAGAE12 天前
MODBUS 通信协议详细介绍
linux·嵌入式硬件·物联网·硬件架构·iot·嵌入式实时数据库·rtdbs
XINVRY-FPGA13 天前
XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA
arm开发·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
江流月照14 天前
IP验证学习之agent编写
学习·硬件架构·硬件工程
逼子格15 天前
Altium Designer(AD)原理图更新PCB后所有器件变绿解决方案
单片机·嵌入式硬件·硬件工程·问题解决·ad·pcb·altium designer
国科安芯15 天前
前沿探索:RISC-V 架构 MCU 在航天级辐射环境下的可靠性测试
网络·单片机·嵌入式硬件·fpga开发·硬件架构·risc-v
蒋星熠15 天前
中间件架构设计与实践:构建高性能分布式系统的核心基石
开发语言·数据库·分布式·python·中间件·性能优化·硬件工程