下图存在组合逻辑反馈环，即组合逻辑的输出反馈到输入(赋值的左右2边存在相同的信号)，此种情况会造成系统不稳定。比如在data_in2=0的情况下，在data_out=0 时候，输出的数据会反馈到输入，输入再输出，从而造成不稳定。
对应的RTL电路如下所示：
此种情况下要修改成时序逻辑。
FPGA都是并行执行，用状态机可以实现FPGA顺序执行某些控制，比如先做1件事，再去做另1件事。
verilog端口使用注意事项
weixin_419258972024-10-13 16:46
相关推荐
FPGA小迷弟2 小时前
vivado中的AXI Interconnect到底应该怎么用，他的底层原理是什么，一篇文档全部理清楚！！！国科安芯11 小时前
ASC4T245S分组双向控制架构深度解析：独立DIR/OE控制、QFN16封装与混合方向总线桥接尤老师FPGA19 小时前
GT系列2：GT基础架构（二）想你依然心痛21 小时前
电源时序控制：多路电源的上电顺序与监控——复位、看门狗Eloudy1 天前
hsb fpga/ 目录分析Hello-FPGA1 天前
GPU Direct DMA RDMA 与FPGA 通讯在Jetson 平台的测试表现落chen4 天前
基于FPGA的串口UART-强化篇坏孩子的诺亚方舟18 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系FPGA小徐18 天前
入门 CNN 结构全解析｜从流程图理论到 FPGA Verilog 硬件实现（含习题带讲解）FPGA小徐18 天前
FPGA 数字信号处理：并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现