下图存在组合逻辑反馈环，即组合逻辑的输出反馈到输入(赋值的左右2边存在相同的信号)，此种情况会造成系统不稳定。比如在data_in2=0的情况下，在data_out=0 时候，输出的数据会反馈到输入，输入再输出，从而造成不稳定。
对应的RTL电路如下所示：
此种情况下要修改成时序逻辑。
FPGA都是并行执行，用状态机可以实现FPGA顺序执行某些控制，比如先做1件事，再去做另1件事。
verilog端口使用注意事项
weixin_419258972024-10-13 16:46
相关推荐
太空1号14 小时前
SystemVerilog小白入门3，UVM的uvm_object初体验FakeOccupational17 小时前
【电路笔记 元器件】存储设备：RAM 静态随机存取存储器（SRAM）芯片+异步 SRAM 的特性+异步 SRAM读写测试（HDL）嵌入式×边缘AI：打怪升级日志19 小时前
环境监测传感器从设备程序设计（ADC采集与输出控制）dadaobusi20 小时前
verilog,generate语句码不停蹄Zzz1 天前
GTX DRP动态重配置技术LeoZY_1 天前
CH347/339W开源项目：集SPI、I2C、JTAG、SWD、UART、GPIO多功能为一体（5）博览鸿蒙1 天前
FPGA 工程师如何提升自己？FPGA小c鸡2 天前
FPGA Transformer加速完全指南：从模型优化到硬件实现（附实战案例）Fpga_User2 天前
项目FPGA类型获取（以xilinx为例）maverick_1112 天前
【Verilog】强基础，if else 语句，以及综合RTL