下图存在组合逻辑反馈环，即组合逻辑的输出反馈到输入(赋值的左右2边存在相同的信号)，此种情况会造成系统不稳定。比如在data_in2=0的情况下，在data_out=0 时候，输出的数据会反馈到输入，输入再输出，从而造成不稳定。
对应的RTL电路如下所示：
此种情况下要修改成时序逻辑。
FPGA都是并行执行，用状态机可以实现FPGA顺序执行某些控制，比如先做1件事，再去做另1件事。
verilog端口使用注意事项
weixin_419258972024-10-13 16:46
相关推荐
9527华安18 小时前
FPGA实现ARINC818总线协议，基于GT Transceivers Wizard高速收发器，提供7套工程源码和技术支持小蘇的FPGA20 小时前
fpga-wide-data-crc32落雨无风1 天前
fpga板级调试常见问题码农小韩2 天前
FPGA学习（一）——LED点灯与开发流程FPGA小迷弟2 天前
FPGA 与千兆以太网：各类物理接口的形式、区别、使用方法与应用场景详解NamoAmitabha1282 天前
Zynq 的 AXI GPIO，是“ARM 通过一条国际标准高速公路（AXI 总线），去遥控 FPGA 里的一个寄存器”。---deepseekNamoAmitabha1282 天前
ARM 不懂寄存器，它只懂内存地址---deepseekFPGA小迷弟2 天前
FPGA 千兆以太网帧格式全解：从 IEEE 802.3 帧结构到 Verilog 收发实现幻智星科技2 天前
FPGA数据采集接口选型终极指南星夜离尘562 天前
用 SystemVerilog 写一个可背压的流式 RLE 编码器：计数拆分、包尾与 flush 的完整实现