FPGA时序分析和约束学习笔记(4、IO传输模型)

FPGA时序分析和约束学习笔记(4、IO传输模型)

Noed name Finder

用于搜索时过滤,各类型的含义如下:

|-----------|-----------------------------|
| cells | LUT、IOBUF、CLKCTRL、D触发器(寄存器) |
| keepers | 写代码的过程中定义的各种信号名称 |
| pins | Cell的输入和输出端口 |
| ports | 整个设计顶层的输入输出和双向端口 |
| registers | D触发器(寄存器) |

IO传输模型

IO约束就是告诉EDA软件一些IO传输路径中的已知时间参数,让EDA软件编译并控制FPGA内部的各个路径传输延迟,使得总的路径能够满足简历余量为正的目的。

FPGA输出数据的源同步输出模型如下:

  • 电信号传输延迟(5555mil/ns 14.11cm/ns这是一个经验值)

  • T0>3,Tclk1:TTA(timing analyzer)软件知道其值大小,EDA软件可以控制其值大小

  • T3>4,Tco:固定物理参数,和芯片设计相关,EDA和TTA做的其值大小

  • T4>5,Tdata(int):TTA软件知道其值大小,EDA软件可以控制其值大小

  • T0>1,Tclk(int):TTA软件知道其值大小,EDA人口可以控制其值大小

  • T5>6,Tdata(pcb):查看PCB走线可以知道,根据电信号传输速度可以算出 14.11cm/ns

  • T1>7,Tclk(pcb):同上

  • Tsu:查看芯片手册可以知道

源同步情况下:

  • output delay max最大输出延迟:Tdata(pcb) + Tsu - Tclk2(ext)

    • 如果pcb上的data和clk等长,output delay max = Tsu
  • output delay min最小输出延迟:Tdata(pcb) - Th - Tclk2(ext)

    • 如果pcb上的data和clk等长,output delay min = -Th
相关推荐
gma9991 小时前
【Effective C++】阅读笔记3
c++·笔记
安冬的码畜日常1 小时前
【The Art of Unit Testing 3_自学笔记06】3.4 + 3.5 单元测试核心技能之:函数式注入与模块化注入的解决方案简介
笔记·学习·单元测试·jest
决战春招1 小时前
人工智能之人脸识别(人脸采集人脸识别)
人工智能·opencv·学习·计算机视觉
时光追逐者2 小时前
C#/.NET/.NET Core学习路线集合,学习不迷路!
开发语言·学习·c#·asp.net·.net·.netcore·微软技术
觅_2 小时前
作为一个前端开发者 以什么步骤学习后端技术
学习
Terasic友晶科技2 小时前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程<二>
fpga开发·汇编语言和c语言
Kalika0-02 小时前
Linux 文件基本属性
linux·运维·服务器·学习
快乐点吧2 小时前
BERT 模型在句子分类任务中的作用分析笔记
笔记·分类·bert
逻辑与&&2 小时前
[Prometheus学习笔记]从架构到案例,一站式教程
笔记·学习·prometheus
新中地GIS开发老师3 小时前
WebGIS和WebGL的基本概念介绍和差异对比
学习·arcgis·webgl