FPGA时序分析和约束学习笔记(4、IO传输模型)

FPGA时序分析和约束学习笔记(4、IO传输模型)

Noed name Finder

用于搜索时过滤,各类型的含义如下:

|-----------|-----------------------------|
| cells | LUT、IOBUF、CLKCTRL、D触发器(寄存器) |
| keepers | 写代码的过程中定义的各种信号名称 |
| pins | Cell的输入和输出端口 |
| ports | 整个设计顶层的输入输出和双向端口 |
| registers | D触发器(寄存器) |

IO传输模型

IO约束就是告诉EDA软件一些IO传输路径中的已知时间参数,让EDA软件编译并控制FPGA内部的各个路径传输延迟,使得总的路径能够满足简历余量为正的目的。

FPGA输出数据的源同步输出模型如下:

  • 电信号传输延迟(5555mil/ns 14.11cm/ns这是一个经验值)

  • T0>3,Tclk1:TTA(timing analyzer)软件知道其值大小,EDA软件可以控制其值大小

  • T3>4,Tco:固定物理参数,和芯片设计相关,EDA和TTA做的其值大小

  • T4>5,Tdata(int):TTA软件知道其值大小,EDA软件可以控制其值大小

  • T0>1,Tclk(int):TTA软件知道其值大小,EDA人口可以控制其值大小

  • T5>6,Tdata(pcb):查看PCB走线可以知道,根据电信号传输速度可以算出 14.11cm/ns

  • T1>7,Tclk(pcb):同上

  • Tsu:查看芯片手册可以知道

源同步情况下:

  • output delay max最大输出延迟:Tdata(pcb) + Tsu - Tclk2(ext)

    • 如果pcb上的data和clk等长,output delay max = Tsu
  • output delay min最小输出延迟:Tdata(pcb) - Th - Tclk2(ext)

    • 如果pcb上的data和clk等长,output delay min = -Th
相关推荐
Red Red10 分钟前
网安基础知识|IDS入侵检测系统|IPS入侵防御系统|堡垒机|VPN|EDR|CC防御|云安全-VDC/VPC|安全服务
网络·笔记·学习·安全·web安全
贰十六1 小时前
笔记:Centos Nginx Jdk Mysql OpenOffce KkFile Minio安装部署
笔记·nginx·centos
知兀1 小时前
Java的方法、基本和引用数据类型
java·笔记·黑马程序员
Natural_yz2 小时前
大数据学习17之Spark-Core
大数据·学习·spark
qq_172805592 小时前
RUST学习教程-安装教程
开发语言·学习·rust·安装
一只小小汤圆2 小时前
opencascade源码学习之BRepOffsetAPI包 -BRepOffsetAPI_DraftAngle
c++·学习·opencascade
醉陌离2 小时前
渗透测试笔记——shodan(4)
笔记
虾球xz2 小时前
游戏引擎学习第20天
前端·学习·游戏引擎
LateBloomer7772 小时前
FreeRTOS——信号量
笔记·stm32·学习·freertos
legend_jz2 小时前
【Linux】线程控制
linux·服务器·开发语言·c++·笔记·学习·学习方法