FPGA时序分析和约束学习笔记(4、IO传输模型)

FPGA时序分析和约束学习笔记(4、IO传输模型)

Noed name Finder

用于搜索时过滤,各类型的含义如下:

|-----------|-----------------------------|
| cells | LUT、IOBUF、CLKCTRL、D触发器(寄存器) |
| keepers | 写代码的过程中定义的各种信号名称 |
| pins | Cell的输入和输出端口 |
| ports | 整个设计顶层的输入输出和双向端口 |
| registers | D触发器(寄存器) |

IO传输模型

IO约束就是告诉EDA软件一些IO传输路径中的已知时间参数,让EDA软件编译并控制FPGA内部的各个路径传输延迟,使得总的路径能够满足简历余量为正的目的。

FPGA输出数据的源同步输出模型如下:

  • 电信号传输延迟(5555mil/ns 14.11cm/ns这是一个经验值)

  • T0>3,Tclk1:TTA(timing analyzer)软件知道其值大小,EDA软件可以控制其值大小

  • T3>4,Tco:固定物理参数,和芯片设计相关,EDA和TTA做的其值大小

  • T4>5,Tdata(int):TTA软件知道其值大小,EDA软件可以控制其值大小

  • T0>1,Tclk(int):TTA软件知道其值大小,EDA人口可以控制其值大小

  • T5>6,Tdata(pcb):查看PCB走线可以知道,根据电信号传输速度可以算出 14.11cm/ns

  • T1>7,Tclk(pcb):同上

  • Tsu:查看芯片手册可以知道

源同步情况下:

  • output delay max最大输出延迟:Tdata(pcb) + Tsu - Tclk2(ext)

    • 如果pcb上的data和clk等长,output delay max = Tsu
  • output delay min最小输出延迟:Tdata(pcb) - Th - Tclk2(ext)

    • 如果pcb上的data和clk等长,output delay min = -Th
相关推荐
使一颗心免于哀伤20 小时前
《设计模式之禅》笔记摘录 - 21.状态模式
笔记·设计模式
_落纸3 天前
三大基础无源电子元件——电阻(R)、电感(L)、电容(C)
笔记
Alice-YUE3 天前
【CSS学习笔记3】css特性
前端·css·笔记·html
2303_Alpha3 天前
SpringBoot
笔记·学习
萘柰奈3 天前
Unity学习----【进阶】TextMeshPro学习(三)--进阶知识点(TMP基础设置,材质球相关,两个辅助工具类)
学习·unity
沐矢羽3 天前
Tomcat PUT方法任意写文件漏洞学习
学习·tomcat
好奇龙猫3 天前
日语学习-日语知识点小记-进阶-JLPT-N1阶段蓝宝书,共120语法(10):91-100语法+考え方13
学习
向阳花开_miemie3 天前
Android音频学习(十八)——混音流程
学习·音视频
工大一只猿3 天前
51单片机学习
嵌入式硬件·学习·51单片机
风_峰3 天前
Ubuntu Linux SD卡分区操作
嵌入式硬件·ubuntu·fpga开发