数字图像处理(3):Verilog中的有符号数、有符号数的计算

(1)原码、补码、反码:

  • 正数的原码、补码、反码都是其本身。
  • 负数的原码:最高位(符号位)等于1,然后再用剩余位表示其相反数。
  • 负数的反码:除了符号位以外的剩余其他位取反。
  • 负数的补码:对应反码+1

(2)有符号数和无符号数

  • 事实上,FPGA内部是不分正还是负的,它就只是二进制数字而已,对于正数和无符号数,存储的就是原码,而对于有符号的负数而言,存储的就是补码,因此一个8位的有符号数,可以表示:-128~127,256个数。其中1000_0000,对应的十进制数是负的(111_1111 + 1 = 1000_0000),即-128。
  • 在FPGA中,可以使用"signed"关键词开定义有符号数,如果没有"signed"修饰,则默认为无符号数。例如: reg signed [7:0] a; 表示定义了一个八位的有符号寄存器变量a。

(3)在进行加法、减法、乘法运算时,有符号数和无符号数会有不同的处理方式。加了signed关键词在运算时,会将数据扩位至相同位宽,然后按照有符号位的运算规则进行处理。

注意:有符号数和无符号数不同混合运算,否则容易出错。

可以看到在有符号数和无符号数进行运算时,会把有符号数看成无符号数进行计算,此时-10的补码是1111_0110,无符号数的246,加上5,等于251。

相关推荐
碎碎思3 小时前
当 FPGA 遇见怀旧计算:486 与 Atari ST 的硬件级重生
fpga开发
数字芯片实验室4 小时前
怎么定义芯片上的异步时钟?
单片机·嵌入式硬件·fpga开发
unicrom_深圳市由你创科技5 小时前
基于ARM+DSP+FPGA异构计算架构的高速ADC采集卡定制方案
arm开发·fpga开发
北京青翼科技6 小时前
高速采集卡丨AD 采集丨 多通道数据采集卡丨高速数据采集系统丨青翼科技FMC 子卡
图像处理·人工智能·fpga开发·信号处理·智能硬件
北京青翼科技18 小时前
PCIe接口-高速模拟采集—高性能计算卡-青翼科技高品质军工级数据采集板-打造专业工业核心板
图像处理·人工智能·fpga开发·信号处理·智能硬件
dadaobusi1 天前
verilog重音符号
fpga开发
s09071361 天前
Xilinx FPGA ISERDES 使用详细介绍
fpga开发·xilinx·ddr·iserdes
虹科智能自动化1 天前
虹科分享 | SocTek IP Cores:FPGA高端网络与时间同步解决方案
fpga开发·ip核·tsn时间敏感网络
秋风战士1 天前
无线通信算法之340:信道均衡除法定标讨论
算法·fpga开发·信息与通信
FPGA小迷弟1 天前
基于FPGA实现HDMI接口,选型/核心技术
学习·fpga开发·verilog·fpga·modelsim