1.伪路径约束 还没搞清楚 先发
伪路径指的是该路径存在，但该路径的电路功能不会发生或者无须时序约束。如果路径上的电路不会发生，那Vivado综合后会自动优化掉，因此我们无需考虑这种情况
1.过约束 （没搞清楚这个后面再整理整理吧 ）
在FPGA（现场可编程门阵列）设计中，过约束是指对设计中的某些元素（如信号、模块等）施加的约束条件过多或过于严格，超出了实际实现的需要，从而可能导致设计实现困难、无法满足所有约束条件或者出现其他意外问题的情况。以下是关于FPGA中过约束的详细介绍：
1. 过约束的类型
- 时序过约束
- 时钟约束过严：例如，对时钟信号的频率要求过高，或者对时钟的抖动、偏移等时序参数设置了过于严格的限制。这可能使得设计在实际的FPGA资源和布线情况下无法满足这些要求，导致时序分析不通过。比如，要求一个复杂逻辑电路在极短的时钟周期内完成所有运算和数据传输，而FPGA的布线延迟和逻辑延迟无法满足这样的要求。
- 路径延迟约束过严：对某些关键路径（如数据通路、控制信号通路等）的延迟要求过于苛刻。这可能导致在布局布线过程中，FPGA的综合和布局布线工具难以找到满足要求的布线方案。例如，要求某条关键路径的延迟必须小于某个极小的值，而实际的逻辑和布线资源无法实现这样的低延迟。
- 资源约束过严
- 面积约束过严：对设计所占用的FPGA逻辑资源（如查找表、寄存器等）或物理面积设置了过低的限制。这可能使得设计无法在规定的资源范围内完成，导致综合或布局布线失败。例如，在一个资源有限的FPGA芯片上，试图实现一个过于复杂的设计，同时又对面积进行了严格限制，使得设计无法正常映射到FPGA的资源上。
- 引脚约束过严：对FPGA的引脚分配和使用施加了过多的限制。例如，指定某些特定的引脚用于特定的信号，而这些引脚在实际的PCB布局中可能不方便使用，或者导致信号布线困难。
2. 过约束产生的问题
- 设计实现困难：过严的约束可能使得综合和布局布线工具无法找到满足所有约束条件的解决方案，导致设计无法成功实现。例如，时序过约束可能导致工具无法完成时序收敛，即无法使设计中的所有路径都满足指定的时序要求。
- 性能下降：为了满足过严的约束条件，综合和布局布线工具可能会采取一些妥协的策略，如增加额外的逻辑资源或布线长度，这可能会导致设计的性能下降。例如，为了满足过严的路径延迟约束，工具可能会增加更多的寄存器来进行流水线操作，从而增加了设计的面积和功耗。
- 可移植性降低：过约束的设计可能在不同的FPGA平台或工艺库下难以移植。因为不同的FPGA芯片和工艺库具有不同的资源特性和时序性能，过严的约束可能在其他平台上无法满足，需要重新调整约束条件和设计。
3. 避免过约束的方法
- 合理设置约束条件：在进行FPGA设计时，需要根据设计的实际需求和FPGA的资源特性，合理设置约束条件。例如，在设置时钟频率时，要考虑到设计的复杂度和FPGA的性能，避免设置过高的频率要求。
- 进行充分的设计验证：在设计过程中，通过功能仿真、时序分析等手段对设计进行充分的验证，及时发现和解决潜在的过约束问题。例如，在进行时序分析时，观察关键路径的延迟情况，判断是否存在过约束的情况。
- 优化设计结构：通过优化设计的逻辑结构和算法，减少设计的复杂度和关键路径的长度，从而降低对约束条件的要求。例如，采用流水线技术、并行处理等方法来提高设计的性能，减少对单个时钟周期内完成任务的要求。