Formality:时序变换(二)(不可读寄存器移除)

相关阅读

Formalityhttps://blog.csdn.net/weixin_45791458/category_12841971.html?spm=1001.2014.3001.5482https://blog.csdn.net/weixin_45791458/category_12841971.html?spm=1001.2014.3001.5482


一、引言

时序变换在Design Compiler的首次综合和增量综合中都可能发生,它们包括:时钟门控(Clock Gating)、寄存器合并(Register Merging)、寄存器复制(Register Replication)、常量寄存器移除(Constant Register Removal)、不可读寄存器移除(Unread register removal)、流水线重定时(Pipeline Retiming)、自适应重定时(Adaptive Retiming)、相位反转(Phase Inversion)、多比特寄存器组(Multibit Banking)。

合适的时序变换越多,就能获得更好的结果质量(QoR),但时序变换会无法避免地造成等价性检查的困难,因为这改变了逻辑锥的结构。虽然使用SVF文件能够解决大部分的问题(关于SVF文件的介绍,参考Design Compiler:set_svf命令以及svf文件简介一文),但对这些时序变换的了解有助于在不使用SVF文件时进行设置和在SVF文件失效时进行调试。

本文将详细阐述时序变换中的不可读寄存器的移除,将简单介绍不可读寄存器的概念,有关不可读概念的详细介绍,参考下面的这篇博客。

Formality:不可读(unread)的概念https://chenzhang.blog.csdn.net/article/details/145242304https://chenzhang.blog.csdn.net/article/details/145242304

二、不可读寄存器移除

图1 不可读寄存器的综合

如图1所示,当Design Compiler识别到不可读寄存器后,它会将其从设计中移除;Formality将自动识别不可读寄存器(无需使用SVF文件和用户设置),一般情况下参考设计中会存在未匹配的不可读寄存器,即使不可读寄存器匹配成功了,默认情况下也不会进行验证(可通过verification_verify_unread_compare_points变量改变)。

三、示例

例1 不可读寄存器

复制代码
// 参考设计
module unread(input a, b, clk, output z);
reg a_r1, a_r2;

assign z = a_r1;
always@(posedge clk) begin
    a_r1 <= a;
    a_r2 <= a & b; // 没有负载
end
 
endmodule
 
// 实现设计
module unread ( a, b, clk, z );
  input a, b, clk;
  output z;


  DFFQXL a_r1_reg ( .D(a), .CK(clk), .Q(z) );
endmodule

例1的匹配结果如下所示,可以看出参考设计中存在一个未匹配的不可读点。

复制代码
*********************************** Matching Results ***********************************
 2 Compare points matched by name
 0 Compare points matched by signature analysis
 0 Compare points matched by topology
 2 Matched primary inputs, black-box outputs
 0(0) Unmatched reference(implementation) compare points
 0(0) Unmatched reference(implementation) primary inputs, black-box outputs
 1(0) Unmatched reference(implementation) unread points
****************************************************************************************

使用report_unmatched_points -status unread可以显示该点的详细信息,可以看出不匹配的点就是被Design Compiler移除的不可读寄存器,如下所示。

复制代码
**************************************************
Report         : unmatched_points
                 -status unread 

Reference      : r:/WORK/unread
Implementation : i:/WORK/unread
Version        : O-2018.06-SP1
Date           : Thu Jan 23 22:32:31 2025
**************************************************

1 Unmatched point (1 reference, 0 implementation):

  Ref  DFF        r:/WORK/unread/a_r2_reg

例1的验证结果如下所示,可以看到即使参考设计中出现了未匹配的寄存器,但由于其被识别为不可读寄存器,因此验证成功。

复制代码
********************************* Verification Results *********************************
Verification SUCCEEDED
----------------------
 Reference design: r:/WORK/unread
 Implementation design: i:/WORK/unread
 2 Passing compare points
----------------------------------------------------------------------------------------
Matched Compare Points     BBPin    Loop   BBNet     Cut    Port     DFF     LAT   TOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)           0       0       0       0       1       1       0       2
Failing (not equivalent)       0       0       0       0       0       0       0       0
****************************************************************************************

假设使用RTL描述同时作为参考设计和实现设计,不可读寄存器能够匹配成功,如下所示。

复制代码
*********************************** Matching Results ***********************************
 2 Compare points matched by name
 0 Compare points matched by signature analysis
 0 Compare points matched by topology
 2 Matched primary inputs, black-box outputs
 0(0) Unmatched reference(implementation) compare points
 0(0) Unmatched reference(implementation) primary inputs, black-box outputs
****************************************************************************************

验证结果如下所示,可以看出不可读的比较点默认情况下会被归为Not Compared类而不进行验证。

复制代码
********************************* Verification Results *********************************
Verification SUCCEEDED
----------------------
 Reference design: r:/WORK/unread
 Implementation design: i:/WORK/unread
 2 Passing compare points
----------------------------------------------------------------------------------------
Matched Compare Points     BBPin    Loop   BBNet     Cut    Port     DFF     LAT   TOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)           0       0       0       0       1       1       0       2
Failing (not equivalent)       0       0       0       0       0       0       0       0
Not Compared
  Unread                       0       0       0       0       0       1       0       1
****************************************************************************************

如果将verification_verify_unread_compare_points变量设置为true,则会对成功匹配的不可读比较点进行验证,如下所示。

复制代码
********************************* Verification Results *********************************
Verification SUCCEEDED
----------------------
 Reference design: r:/WORK/unread
 Implementation design: i:/WORK/unread
 3 Passing compare points
----------------------------------------------------------------------------------------
Matched Compare Points     BBPin    Loop   BBNet     Cut    Port     DFF     LAT   TOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)           0       0       0       0       1       2       0       3
Failing (not equivalent)       0       0       0       0       0       0       0       0
****************************************************************************************
相关推荐
老衲不用@飘柔6 小时前
半导体学习之本征半导体与杂质半导体
硬件工程
ACP广源盛139246256733 天前
高密度多盘存储扩展方案选型笔记|PCIe 转 SATA 桥接芯片 YLB3118@ACP 评估
硬件架构·硬件工程·国产芯片·sata
wp123_13 天前
TLVR 电感在 AI 服务器电源中的应用与市场前景分析
服务器·人工智能·科技·ai·硬件工程
wp123_14 天前
耦合电感 Coilcraft LPD5030-223MRC 和 TONEVEE CDD5030-220M参数及电气性能有何区别?
科技·硬件工程
恒锐丰科技林技术员4 天前
EG2106 半桥 MOS/IGBT 驱动芯片解析与工程应用
经验分享·嵌入式硬件·硬件工程
景芯SoC芯片实战4 天前
景芯SoC USB2.0 PHY上电后CLK不输出60MHz,Controller一直挂死——问题到底出在哪?
数字ic
ACP广源盛139246256735 天前
国产 4K 视频处理器 GSV9001S@ACP,轻量化端侧 AI 可视化低成本方案评估
大数据·硬件架构·硬件工程·国产芯片
恒锐丰科技林技术员5 天前
EG1165 半桥 PWM 控制芯片:高压大功率电源的优选控制器
经验分享·嵌入式硬件·硬件工程
恒锐丰科技林技术员5 天前
宽压降压 DC‑DC 控制器 EG1190 应用解析
经验分享·嵌入式硬件·硬件工程
粤鼎恒业5 天前
惠州工厂电子料回收厂家推荐:从交接单反推筛选标准
大数据·数据库·算法·硬件架构·硬件工程·pcb工艺·材料工程