FPGA时许约束与分析 1

1、时钟的基本概念

1.1 时钟定义:

同步设计:电路的状态变化总是由某个周期信号的变化进行控制的,在这个信号的 posedge 或者是 negedge 都可以作为电路状态的触发条件。

时钟:在同步设计中,这个信号 叫做时钟。

理想的时钟模型是一个占空比 50%的周期工期的方波。

1.2 时钟偏差:

如果时钟信号不规律或者伴随噪音,有可能会打乱电路运行时序,使得设计失去既定的功能和性能。FPGA最基本的clk 通常 来自于 外部的 晶振,它可以提供相对稳定的clk 。FPGA内部也可以使用 PLL 分频 或者 倍频 。

时钟抖动:虽然时钟抖动一般都是 ps ,但是对于几百MHz的clk而言,时钟抖动的占比还是不容忽视的。所以在FPGA时许约束中,会将此作为时钟不确定性约束(Uncertainty)。

2、 建立时间与保持时间

建立时间 Tsu:是指在clk到来之前,数据要保持稳定的时间。

保持时间 Th:是指才clk posedge到来之后,数据要保持稳定的时间。

3、 reg 2 reg 的时许路径分析

3.1 数据路径和时钟路径

3.2 数据到达路径和数据需求路径

数据到达路径:数据在两个reg之间传输的实际路径,由此路径可以算出数据在两个reg之间传输的实际时间。

数据需求路径:为了确保稳定可靠有效的传输(满足setup time 和 hold time),数据在两个reg之间传输的理论所需时间的计算路径。

3.3 启动沿、锁存沿、hold time和setup time关系

启动沿:launch edge

锁存沿:latch edge

建立时间关系:setup relationship

保持时间关系:hold relationship

数据需求时间:data requirement time

3.4 reg 2 reg 路径分析

时间定义:

Tc2i: clk到reg1的时钟网络延时

Tc2j: clk到reg2的时钟网络延时

Td: 上一级reg的input锁存之后,到下一级reg input锁存的时间。

Tsu: setup 时间

Th: hold 时间

4、引脚到reg的时序路径分析

4.1 系统同步接口与源同步接口

FPGA和外部芯片的同步信号接口,根据clk的来源可以分为 系统同步接口和源同步接口两大类。

系统同步接口:FPGA与外部芯片之间的通信时钟都由外部同一clk(系统时钟)产生。

源同步接口:FPGA与外部芯片之间的通信时钟都由源reg所在的一侧(output 端)产生。

4.2 系统同步接口的时许分析

4.3 源同步接口的路径分析

5、reg到pin的时许路径分析

5.1 系统同步接口的路径分析

5.2 源同步接口的路径分析

6、pin 到 pin 的时许路径分析

相关推荐
千宇宙航9 分钟前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA12 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda17 小时前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安1 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search71 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发
search72 天前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者2 天前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky2 天前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星2 天前
FPGA矩阵算法实现
fpga开发