FPGA|Verilog-SPI驱动

最近准备蓝桥杯FPGA的竞赛,因为感觉官方出的IIC的驱动代码思路非常好,写的内容非常有逻辑并且规范。也想学习一下SPI的协议,所以准备自己照着写一下。直到我打开他们给出的SPI底层驱动,我整个人傻眼了,我只能说,嗯,这个SPI驱动和之前的IIC驱动一定不是一个人写的,本次给出的SPI驱动真的太差劲了,我虽然按照他的思路写了,但是感觉写下来非常难受,还是咬牙坚持下来了,下面我们就来分析一下官方给的SPI的驱动代码的不足之处:

  1. 状态机的设置非常不合理

  2. 使用两段式状态机,组合逻辑里面竟然使用非阻塞赋值...这是最低级的错误了(在图片中展示了)

  3. 时钟分频不准确(放入图片)

    虽然始终不精确,50分频变为52,但是因为差的不多,不太影响通信

  4. 状态机设置转换条件不明确

    第一眼看都不知道怎么个转换关系

全部代码:

通过网盘分享的文件:spi_master.v

链接: https://pan.baidu.com/s/1riRYdltzmhM4Uz5GDlOCng?pwd=a77h 提取码: a77h

--来自百度网盘超级会员v8的分享

总结

虽然能够运行,但是官方给的代码质量确实太低了

相关推荐
喜欢丸子头15 小时前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率,FPGA工作时钟为采样率的1/4,同一个时钟周期来四个数据。
fpga开发
璞致电子15 小时前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
红糖果仁沙琪玛1 天前
fpga iic协议
fpga开发
汉克老师1 天前
第十四届蓝桥杯青少组C++国赛[2023.5.28]第二部分编程题(4、 数独填数)
c++·蓝桥杯·蓝桥杯c++·c++蓝桥杯
嵌入式-老费1 天前
Zynq开发实践(FPGA之pwm输出)
fpga开发
闻缺陷则喜何志丹1 天前
【 线段树】P12347 [蓝桥杯 2025 省 A 第二场] 栈与乘积|普及+
数据结构·c++·蓝桥杯·线段树·洛谷
hexiaoyan8271 天前
光纤加速的板卡设计原理图:基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡
嵌入式硬件·fpga开发·光纤加速板卡·国产化板卡·xcvu9p板卡·xcvu9p
XiaoChaoZhiNeng1 天前
Altera Quartus17.1 Modelsim 库编译与仿真
fpga开发
燎原星火*2 天前
FPGA复位
fpga开发
博览鸿蒙2 天前
FPGA笔试面试常考问题及答案汇总
fpga开发