[项目]基于FreeRTOS的STM32四轴飞行器: 六.2.4g通信

基于FreeRTOS的STM32四轴飞行器: 六.2.4g通信

一.Si24Ri原理图

Si24R1芯片原理图如下:

右侧为晶振。

模块芯片与主控芯片连接引脚如下:

SI-EN:使能引脚。

SI-IRO:可屏蔽中断信号,低电平有效。

SPI1-NSS:片选信号。

SPI1-CLK:时钟信号。

SPI1-MOSI:主设备输出从设备输入。

SPI1-MISO:主设备输入从设备输出。

二.Si24R1芯片手册解读

信道取值范围1到126,如果两个人同时使用一个信道会导致干扰。
状态机转换图:

TX工作模式:

RX工作模式:

当芯片数据过多处理不过来时,FIFO中可以存储三个数据包起到存储缓冲作用,当满了时接收到的数据包被自动丢掉。所以最好协调发送接收的频率 相等,或者发送稍微慢一些。
数据包处理协议:

在实际代码编写时在负载数据中加入自己的数据校验。

三.驱动函数讲解

定义两个地址:

定义两个缓冲区:

在.h文件中extern两个缓冲区:

标记位:

写寄存器:

读寄存器:

写多个字节:


自检判断校验是否成功:

五.移植2.4g通讯(飞控部分)

文件夹创建.c.h文件,将代码复制粘贴进文件:

配置为全双工模式,不能超过18M,设置为4分频:

观察配置引脚是否与原理图一致:

配置片选信号NSS低电平有效,所以PA4引脚设置为高电平,使用时拉低电平:

配置使能信号,默认使能:

配置IRQ中断输入引脚,低电平有效默认上拉:

.h文件2.4g通道设置:

将该函数Driver_SPI_SwapByte定义:

在应用层编写Start函数,在中间自检:

App_Task中编写通信任务:

与飞控任务优先级保持一致,与飞控任务重要性差不多。

测试通讯任务:

因为通讯任务和飞控任务优先级相同,所以可能会导致硬件出问题,在该处开头延时1000ms。使用Inf_Si24R1_TxPacket函数接受数据包,将数据保存在RX_BUFF中,返回值0接收到数据,1未接收到数据。

六.移植2.4g通讯(遥控部分)

根据原理图配置SPI接口:


在keil中配置.h文件:

管理目录结构:

删除多余功能后,编写通讯任务:

将数据填入TX_BUFF并根据返回值判读发射成功与否。

配置为发送模式:

根据原理图更改为串口一:

飞控端 串口有数据打印,通讯正常:

相关推荐
XINVRY-FPGA2 小时前
EPM240T100I5N Altera FPGA MAX II CPLD
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发·射频工程·fpga
mit6.8244 小时前
[openvela] Hello World :从零开始的完整实践与问题复盘
c++·嵌入式硬件
pusue_the_sun4 小时前
数据结构:二叉树oj练习
c语言·数据结构·算法·二叉树
曙曙学编程6 小时前
stm32——GPIO
c语言·c++·stm32·单片机·嵌入式硬件
Kisorge7 小时前
【电机参数】电压、电流、转速标幺化推算过程
stm32
第二层皮-合肥8 小时前
FPGA实现ETH接口
单片机·嵌入式硬件·fpga开发
anghost1508 小时前
基于单片机的智能声控窗帘
单片机·嵌入式硬件·mongodb
yiqiqukanhaiba10 小时前
STM32学习笔记13-通信协议I2C&MPU6050&I2C软件控制
笔记·stm32·学习
璞致电子11 小时前
【PZ-ZU47DR-KFB】璞致FPGA ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常见问题说明
嵌入式硬件·fpga开发·fpga·软件无线电·sdr
陌夏微秋12 小时前
FPGA硬件设计2 最小芯片系统-ZYNQ7020/7010
嵌入式硬件·fpga开发·硬件架构·硬件工程·信息与通信·智能硬件