FPGA----完美解决Windows下[XSIM 43-3409][XSIM 43-3915]错误

大家好久不见,今天开始又要重操旧业了!最近会更新很多关于petalinux的踩坑日记,敬请期待!

先更新一个常见问题,使用Vivado仿真时C编译器报错问题。如下所示

复制代码
ERROR: [XSIM 43-3409] Failed to compile generated C file xsim.dir/testbench_behav/obj/xsim_1.c. 
ERROR: [XSIM 43-3915] Encountered a fatal error. Cannot continue. Exiting... 

这个问题是由于windows环境变量配置引起的,Vivado有自己的C编译器,但是如果你Windows也配置了C编译器则会引起错误。

1、首先在TCL输入:

复制代码
exec xelab -mt off -v 1 -debug typical work.testbench

则会提示好多红色错误,我提示的有3个环境变量冲突了:MW_MINGW64_LOC、C_INCLUDE_PATH、LIBRARY_path

复制代码
MW_MINGW64_LOC     C:\TDM-GCC-64


C_INCLUDE_PATH  c:\mingw\include



LIBRARY_path   c:\mingw\lib

2、在系统环境变量删掉这几个冲突的就能仿真啦!(记得备份哦~)

3、我是因为Matlab需要调用外部C编译器引起的,为解决这个问题,我们可以在Matlab的toolbox/local文件夹内创建startup.m文件

Matlab 复制代码
function startup()
setenv('MW_MINGW64_LOC', 'C:/TDM-GCC-64');
setenv('C_INCLUDE_PATH', 'c:/mingw/include');
setenv('LIBRARY_path', 'c:/mingw/lib');
end
相关推荐
baowxz9 分钟前
FPGA管脚类型,及选择
fpga开发
辣个蓝人QEX20 小时前
【ZYNQ Linux开发】使用 boot.scr 启动 Linux 报错 Bad Linux ARM64 Image magic! 调试过程记录
linux·运维·fpga开发·zynq·petalinux·zynq mpsoc
一条九漏鱼1 天前
uart verilog 三段式状态机
fpga开发
FPGA_ADDA1 天前
基于VU37P的高性能采集板卡
fpga开发·vu37p·20通道采集卡
hahaha60162 天前
crc32代码设计
fpga开发
XINVRY-FPGA2 天前
XCVP1902-2MSEVSVA6865 Xilinx FPGA Versal Premium SoC/ASIC
嵌入式硬件·安全·阿里云·ai·fpga开发·云计算·fpga
霖002 天前
详解GPU
人工智能·vscode·python·fpga开发·mvc·gpu算力
FakeOccupational2 天前
【电路笔记 TMS320F28335DSP】McBSP 从源时钟得到 生成时钟 CLKG & 帧同步信号 FSG
笔记·单片机·fpga开发
Water_Sounds2 天前
【FPGA开发】Ubuntu16.04环境下配置Vivado2018.3—附软件包
fpga开发
幻智星科技3 天前
UDP协议FPGA IP Core 数据传输稳定性测试
tcp/ip·fpga开发·udp