FPGA----完美解决Windows下[XSIM 43-3409][XSIM 43-3915]错误

大家好久不见,今天开始又要重操旧业了!最近会更新很多关于petalinux的踩坑日记,敬请期待!

先更新一个常见问题,使用Vivado仿真时C编译器报错问题。如下所示

复制代码
ERROR: [XSIM 43-3409] Failed to compile generated C file xsim.dir/testbench_behav/obj/xsim_1.c. 
ERROR: [XSIM 43-3915] Encountered a fatal error. Cannot continue. Exiting... 

这个问题是由于windows环境变量配置引起的,Vivado有自己的C编译器,但是如果你Windows也配置了C编译器则会引起错误。

1、首先在TCL输入:

复制代码
exec xelab -mt off -v 1 -debug typical work.testbench

则会提示好多红色错误,我提示的有3个环境变量冲突了:MW_MINGW64_LOC、C_INCLUDE_PATH、LIBRARY_path

复制代码
MW_MINGW64_LOC     C:\TDM-GCC-64


C_INCLUDE_PATH  c:\mingw\include



LIBRARY_path   c:\mingw\lib

2、在系统环境变量删掉这几个冲突的就能仿真啦!(记得备份哦~)

3、我是因为Matlab需要调用外部C编译器引起的,为解决这个问题,我们可以在Matlab的toolbox/local文件夹内创建startup.m文件

Matlab 复制代码
function startup()
setenv('MW_MINGW64_LOC', 'C:/TDM-GCC-64');
setenv('C_INCLUDE_PATH', 'c:/mingw/include');
setenv('LIBRARY_path', 'c:/mingw/lib');
end
相关推荐
ARM+FPGA+AI工业主板定制专家20 小时前
基于ARM+FPGA+AI的船舶状态智能监测系统(二)软硬件设计,模拟量,温度等采集与分析
arm开发·人工智能·目标检测·fpga开发
szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(一)总体设计方案,包括振动、压力、温度、流量等参数
arm开发·人工智能·嵌入式硬件·fpga开发
FPGA小迷弟1 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(三)振动,流量,功耗,EMC,可靠性测试
arm开发·人工智能·嵌入式硬件·fpga开发
hoiii1871 天前
Vivado下Verilog交通灯控制器设计
fpga开发
嵌入式-老费1 天前
vivado hls的应用(开篇)
fpga开发
ARM+FPGA+AI工业主板定制专家1 天前
基于ARM+FPGA+AI的船舶状态智能监测系统(一)总体设计
网络·arm开发·人工智能·机器学习·fpga开发·自动驾驶
Eidolon_li1 天前
ARINC429模块规格书(V1.1)
fpga开发
FPGA-ADDA2 天前
第四篇:嵌入式系统常用通信接口详解(I2C、SPI、UART、RS232/485、CAN、USB)
人工智能·单片机·嵌入式硬件·fpga开发·信息与通信
421!2 天前
ESP32学习笔记之GPIO
开发语言·笔记·单片机·嵌入式硬件·学习·算法·fpga开发