FPGA----完美解决Windows下[XSIM 43-3409][XSIM 43-3915]错误

大家好久不见,今天开始又要重操旧业了!最近会更新很多关于petalinux的踩坑日记,敬请期待!

先更新一个常见问题,使用Vivado仿真时C编译器报错问题。如下所示

复制代码
ERROR: [XSIM 43-3409] Failed to compile generated C file xsim.dir/testbench_behav/obj/xsim_1.c. 
ERROR: [XSIM 43-3915] Encountered a fatal error. Cannot continue. Exiting... 

这个问题是由于windows环境变量配置引起的,Vivado有自己的C编译器,但是如果你Windows也配置了C编译器则会引起错误。

1、首先在TCL输入:

复制代码
exec xelab -mt off -v 1 -debug typical work.testbench

则会提示好多红色错误,我提示的有3个环境变量冲突了:MW_MINGW64_LOC、C_INCLUDE_PATH、LIBRARY_path

复制代码
MW_MINGW64_LOC     C:\TDM-GCC-64


C_INCLUDE_PATH  c:\mingw\include



LIBRARY_path   c:\mingw\lib

2、在系统环境变量删掉这几个冲突的就能仿真啦!(记得备份哦~)

3、我是因为Matlab需要调用外部C编译器引起的,为解决这个问题,我们可以在Matlab的toolbox/local文件夹内创建startup.m文件

Matlab 复制代码
function startup()
setenv('MW_MINGW64_LOC', 'C:/TDM-GCC-64');
setenv('C_INCLUDE_PATH', 'c:/mingw/include');
setenv('LIBRARY_path', 'c:/mingw/lib');
end
相关推荐
xyx-3v1 小时前
zynq7010和zynq7020的区别
fpga开发
xyx-3v3 小时前
LUT(Look-Up Table,查找表)的定义与核心概念
fpga开发
明德扬19 小时前
K7+AD9144 多模式实测|8 种 JESD204B 配置全覆盖验证
fpga开发
xyx-3v1 天前
SOC相对于版上系统的优势是什么?
fpga开发
Aaron15882 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用
大数据·人工智能·算法·fpga开发·硬件工程·信息与通信·信号处理
stars-he2 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真
笔记·fpga开发·udp
尤老师FPGA3 天前
HDMI数据的接收发送实验(十)
fpga开发
逻辑诗篇3 天前
破核拆解:PCIE719——基于Xilinx Zynq UltraScale+的高性能SAS扩展卡设计
fpga开发·架构
逻辑诗篇3 天前
高性能存储扩展利器|PCIE719 基于Zynq UltraScale+的企业级可编程SAS方案
fpga开发
liuluyang5303 天前
SV主要关键词详解
fpga开发·uvm·sv