labview RT FPGA学习心得

直接创建模版里的FPGA项目,检测现有系统直接IP连接

需要先对网络进行设置:网路状态:更改适配器选项,以太网属性找到IPV4,配置成和MAX-点远程系统-右边的配置成一样,不过最后一位要小一点,然后在创建项目的检测设备处把IP地址写上(和MAX一样的)

在项目列表中的NI-CRIO右键-连接可以看是否连接成功

FPGA层vi写完点运行自动编译

CRIO层创建先添加FPGA层的VI引用

空白项目的话新建CRIO需要再项目里建不在我的电脑里建

单周期定时循环里面东西不能太多,传播延时必须小于时钟周期,不然会超过25微秒出现问题,可以用于来触发了才开始任务

FPGA中的编程不要再一个while里放太多东西,分成多个并行循环

FPGA可以用局部变量,用反馈节点替代移位寄存器

如果在While循环中使用单周期定时循环,则将TRUE常量连接到条件接线端,使得定时循环内的代码在While循环的每个周期执行一次。

在FPGA VI中使用固定大小的数组

FPGA模块不支持双精度或扩展精度浮点数。

RT需要用队列存数据,不能一个一个传,要一组一组传,够多少个了再队列给传出去,上位机下位机使用TCPIP通讯

PXI用RT需要fliexer什么玩意的卡,CRIO里面自带FPGA

RT的启动,有通讯了就运行了,上电就开始跑,下电就停止,没有状态机,死循环

FPGA采集到的数都是定点数,整数位和小数位都是定好的,不过可以转化

FPGA在选择VI时可以选择一直运行

扫描接口模式无需对FPGA进行开发,也无需编程实现 FPGA 和主机 VI 之间的通信。所以一般使用FPGA接口模式

FPGA采集热电偶需要有专门的vi将毫伏信号转化为温度值(减去冷端补偿)

相关推荐
FPGA_小田老师13 小时前
FPGA调试利器:JTAG to AXI Master IP核详解与实战演练
fpga开发·jtag测试·jtag2axi ip·ddr3自动化
FPGA_小田老师16 小时前
FPGA开发入门:深入理解计数器——数字逻辑的时序基石
fpga开发·verilog·状态机·计数器·计数器设计
碎碎思16 小时前
用 FPGA 实现 PCIe 传输,开源核 LitePCIe 深度解读
fpga开发
9527华安16 小时前
FPGA纯verilog实现JESD204B协议,基于AD9625数据接收,提供2套工程源码和技术支持
fpga开发·jesd204b·ad9625
Shang1809893572620 小时前
MS2107高性能USB 2.0视频信号和音频采集,支持NTSC/PAL制式,适用于低成本视频采集设备
嵌入式硬件·fpga开发·音视频·硬件工程·信息与通信·dsp开发
学工科的皮皮志^_^21 小时前
网口学习理解
经验分享·笔记·嵌入式硬件·学习·fpga开发·以太网
LabVIEW开发1 天前
多台485设备LabVIEW通讯异常
labview·labview知识·labview功能·labview程序
博览鸿蒙1 天前
FPGA高频面试问题整理—附答案
fpga开发
LabVIEW开发1 天前
LabVIEW中VI间数据传递方式
性能优化·labview·labview知识·labview功能·labview程序
LabVIEW开发1 天前
LabVIEW双目测距
数码相机·计算机视觉·labview·labview知识·labview功能·labview程序