1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
一条九漏鱼11 小时前
Verilog divide0基础学习者12 小时前
按键消抖（用状态机实现）Terasic友晶科技13 小时前
Lab Cloud FPGA 硬件在线实验云平台介绍LEEE@FPGA16 小时前
声学测温度原理解释夜雨听萧瑟18 小时前
数字集成电路中时延不可综合与时间单位介绍奋斗的牛马18 小时前
FPGA_DDR错误总结Terasic友晶科技2 天前
第7篇：Linux程序访问控制FPGA端LEDR＜五＞FakeOccupational2 天前
fpga系列 HDL：跨时钟域同步 4-phase handshake（四相握手通信协议,请求-确认机制）浅释与代码实现Terasic友晶科技2 天前
第4篇：Linux程序访问控制FPGA端LEDR＜二＞