1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
qxl_7999151 小时前
PCB元件对位：相机采集+YOLO定位完整工程方案（含坐标转换公式）daxi15020 小时前
Verilog入门实战——第5讲：Testbench 仿真编写 + 波形查看与分析FPGA的花路1 天前
UDP协议LCMICRO-133108477461 天前
长芯微LPS123完全P2P替代ADP123，高性能、低压差的线性稳压器fei_sun2 天前
面经、笔试（持续更新中）xixixi777772 天前
通信领域的“中国速度”：从5G-A到6G，从地面到星空Nobody332 天前
Verilog always语句详解：从组合逻辑到时序逻辑李嘉图Ricado2 天前
FPGA 时序约束与分析白又白、2 天前
时序优化和上板调试小结Z22ZHaoGGGG2 天前
verilog实现采样电流有效值的计算