1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
ARM+FPGA+AI工业主板定制专家1 小时前
基于ZYNQ的目标检测算法硬件加速器优化设计cycf1 小时前
时钟特性约束（四）江苏学蠡信息科技有限公司10 小时前
STM32中硬件I2C的时钟占空比OliverH-yishuihan11 小时前
FPGA 入门 3 个月学习计划表FPGA狂飙13 小时前
传统FPGA开发流程的9大步骤是哪些？我爱C编程14 小时前
【硬件片内测试】基于FPGA的完整DQPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计szxinmai主板定制专家16 小时前
【NI测试方案】基于ARM+FPGA的整车仿真与电池标定爱吃汽的小橘1 天前
基于ads1256的ADC控制实现易享电子2 天前
基于单片机车窗环境监测控制系统Proteus仿真(含全部资料)cycf2 天前
系统同步接口输入延迟（五）