1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
续写烂尾11 小时前
SD NAND vs SPI NAND：接口协议、坏块管理与开发成本全面对比叶子野格12 小时前
《Verilog学习：数字系统设计基础》花 满 楼14 小时前
TPWM — PWM 测量模式（TIM PWM Measurement Mode）叶子野格14 小时前
《Verilog学习：前置知识》科恒盛远1 天前
RFSoC XCZU47DR 100G UDP高速数据传输的实现与调试（PCIE908 板卡技术系列三）小麦嵌入式1 天前
FPGA入门（十一）：受控线性序列机 UART 发送升级X_xcccc2 天前
2026硬核拆解：高性能异构计算板卡选型指南tju新生代魔迷3 天前
Verilog HDL 学习笔记（十）| 第10章 时序和延迟aprilaaaaa3 天前
（TC397 学习笔记）二、ICU和TIM的时钟计算X_xcccc3 天前
2026高端FPGA开发平台权威评测与选型指南