1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
qq_小单车16 小时前
xilinx-DNAFlamingˢ17 小时前
FPGA中的嵌入式块存储器RAM：从原理到实现的完整指南Flamingˢ19 小时前
FPGA中的存储器模型：从IP核到ROM的深度解析与应用实例FPGA小c鸡2 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南：从算法原理到硬件实现Aaron15882 天前
通信灵敏度计算与雷达灵敏度计算对比分析博览鸿蒙2 天前
IC 和 FPGA，到底区别在哪？思尔芯S2C2 天前
FPGA原型验证实战：如何应对外设连接问题Flamingˢ2 天前
FPGA实战：VGA成像原理、时序详解与Verilog控制器设计与验证FPGA_小田老师2 天前
xilinx原语：OSERDES2（并串转换器）原语详解Blossom.1182 天前
从数字大脑到物理实体：具身智能时代的大模型微调与部署实战