1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
DebugKitty2 小时前
硬件开发2-ARM裸机开发3-I.MX6ULL - 时钟、定时器ThreeYear_s5 小时前
【FPGA+DSP系列】——（2）DSP最小核心板进行ADC采样实验（采集电位器输出电压）ALINX技术博客5 小时前
【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟XINVRY-FPGA6 小时前
XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGAXINVRY-FPGA7 小时前
XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGAszxinmai主板定制专家9 小时前
ZYNQ 平台下的四声道超声流量计设计与实现凌盛羽1 天前
将Gowin高云FPGA仿真库导入Modelsim中并编译云澈ovo1 天前
AI算力加速的硬件选型指南：GPU/TPU/FPGA在创意工作流中的性能对比风已经起了1 天前
FPGA学习笔记——图像锐化之Sobel算子156082072191 天前
多相DDC数据FIR抽取滤波实例