1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
燎原星火*5 小时前
FMC接口定义CHY_1285 小时前
JESD204B 协议解析（4）Subclass2 时序分析FPGA_无线通信5 小时前
FPGA rgmii/gmiiFPGA_无线通信5 小时前
PCIe H2C DMA中Tag 乱序重排算法1560820721911 小时前
PCIE-403 Pro VU13P+47DR信号处理板156082072191 天前
基于7VX690T FPGA实现万兆TCP/IP资源和性能测试nuoxin1142 天前
GSV1011-富利威-HDMI芯片选型ChipCamp2 天前
FPGA开发入门----1. Mux的三种写法，RTL的认知大提升！XINVRY-FPGA2 天前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA9527华安3 天前
国产安路FPGA开发设计培训课程，提供开发板+工程源码+视频教程+技术支持