技术栈

FPGA_modelsim错误总结

奋斗的牛马2025-04-12 14:14

1,

使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined

在配置ddr3的时候vivado 速度太慢了,所以选用modelsim。我的是2018.3vivado,modelsim用了10.4 但是不行报错

然后看了帖子说 questasim可以下载了还是报错。

然后又试了 2019.2

解决报错

上一篇:Pytorch 第十四回:神经网络编码器——变分自动编解码器
下一篇:ONVIF/RTSP/RTMP协议EasyCVR视频汇聚平台RTMP协议配置全攻略 | 直播推流实战教程
相关推荐
南山维拉
5 小时前
【AXI总线专题】AXI-FULL-Master
fpga开发·zynq·axi-full
矿渣渣
6 小时前
ZYNQ处理器在发热后功耗增加的原因分析及解决方案
嵌入式硬件·fpga开发·zynq
起床学FPGA
9 小时前
异步FIFO的学习
学习·fpga开发
15608207219
14 小时前
锁相环HMC830的调试
fpga开发
吸纹鸽
15 小时前
蓝桥杯FPGA赛道积分赛
fpga开发·蓝桥杯
&Cheems
15 小时前
ZYNQ笔记(二十一): VDMA HDMI 彩条显示
笔记·嵌入式硬件·fpga开发
灵风_Brend
1 天前
秋招准备——2.跨时钟相关
fpga开发
希言自然也
1 天前
FPGA生成随机数的方法
fpga开发
15608207219
2 天前
QSFP+、QSFP28、QSFP-DD接口分别实现40G、100G、200G/400G以太网接口
fpga开发·信号处理
&Cheems
2 天前
ZYNQ笔记(十九):VDMA VGA 输出分辨率可调
笔记·fpga开发
热门推荐
01YOLOv8入门 | 重要性能衡量指标、训练结果评价及分析及影响mAP的因素【发论文关注的指标】02从零安装 LLaMA-Factory 微调 Qwen 大模型成功及所有的坑03KGG转MP3工具|非KGM文件|解密音频04组基轨迹建模 GBTM的介绍与实现(Stata 或 R)05【SpeedAI科研小助手】2分钟极速解决知网维普重复率、AIGC率过高,一键全文降!文件格式不变,公式都保留的!06Coze扣子平台完整体验和实践(附国内和国际版对比)07YOLOv5改进 | 添加CA注意力机制 + 增加预测层 + 更换损失函数之GIoU08yolov8,yolo11,yolo12 服务器训练到部署全流程 笔记09DeepSeek各版本说明与优缺点分析10【操作系统】Linux之网络编程(TCP)(头歌作业)