1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
Genevieve_xiao18 分钟前
【verilog】如何一小时成为verilog高手（并非从此不归路1 小时前
FPGA 结构与 CAD 设计（第3章）上Aaron15883 小时前
基于VU13P在人工智能高速接口传输上的应用浅析碎碎思3 小时前
在 FPGA 上实现并行脉冲神经网络（Spiking Neural Net）集芯微电科技有限公司5 小时前
替代HT6310/KP3310离线式AC-DC无感线性稳压器minglie16 小时前
Zynq上UART/IIC/SPI的24个实验-第0课：目录FPGA小c鸡7 小时前
FPGA摄像头到屏幕完整链路：从OV5640采集到HDMI实时显示（附完整工程代码）dai89101116 小时前
使用紫光同创FPGA实现HSSTLP IP支持的线速率s090713617 小时前
XIlinx FPGA使用LVDS的电源与电平关键指南Joshua-a1 天前
FPGA基于计数器的分频器时序违例的解决方法