1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
FPGA小迷弟1 小时前
AXI4-Stream协议详解与Vivado自定义IP核封装实战zlinear数据采集卡18 小时前
数据采集卡从入门到精通（10）：采样率与分辨率的核心关系——反比律、架构分布与过采样zlinear数据采集卡19 小时前
数据采集卡从入门到精通（9）：分辨率与精度——16位卡不等于1/65536的精度Hello-FPGA1 天前
AI 如何自动通过 PDF 原理图生成管脚映射zlinear数据采集卡1 天前
数据采集卡从入门到精通（7）：流水线型ADC——级级接力，高速与高精的平衡术鬼手点金2 天前
FPGA常用型号参考Kong_19942 天前
芯片开发学习笔记·二十九——大模型基础知识与 KV Cache 详解m0_46644103詹湛3 天前
FPGA 定点数、小数与负数的加减乘除原理zlinear数据采集卡3 天前
D223上位机C#开发实战：从帧解析到波形显示的完整实现zlinear数据采集卡3 天前
D223 ADC数据处理流水线：从原始采样值到工程单位的完整转换链