1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
hahaha60164 小时前
差模干扰 & 共模干扰璞致电子5 小时前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台，释放高速并行计算潜能，高性价比的 FPGA 解决方案我爱C编程8 小时前
基于FPGA的16QAM软解调+卷积编码Viterbi译码通信系统,包含帧同步,信道,误码统计,可设置SNR南棱笑笑生8 小时前
20250726让荣品的PRO-RK3566开发板使用TF卡启动水果里面有苹果16 小时前
1-FPGA的LUT理解千宇宙航1 天前
闲庭信步使用图像验证平台加速FPGA的开发：第二十七课——图像腐蚀的FPGA实现小白到大佬2 天前
High Speed SelectIO Wizard ip使用记录嵌入式-老费2 天前
再谈fpga开发（fpga开发的几个特点）范纹杉想快点毕业2 天前
基于C语言的Zynq SOC FPGA嵌入式裸机设计和开发教程YONYON-R&D2 天前
LAYOUT 什么时候需要等长布线？