1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
嵌入式-老费9 分钟前
产品开发实践（常见的软硬结合方式）FakeOccupational9 小时前
【电路笔记 通信】AXI4-Lite协议 FPGA实现 & Valid-Ready Handshake 握手协议I＇m a winner9 小时前
FPGA+护理：跨学科发展的探索（五）Turing_kun1 天前
基于FPGA的实时图像处理系统（1）——SDRAM回环测试I＇m a winner2 天前
新手入门Makefile：FPGA项目实战教程（二）我爱C编程2 天前
基于FPGA的8PSK+卷积编码Viterbi译码通信系统,包含帧同步,信道,误码统计,可设置SNRI＇m a winner2 天前
新手入门 Makefile：FPGA 项目实战教程（三）范纹杉想快点毕业2 天前
嵌入式 C 语言编程规范个人学习笔记，参考华为《C 语言编程规范》lazyduck3 天前
从半年到一年的 bug 往事：TCP modbus的卡死与补救范纹杉想快点毕业3 天前
《嵌入式 C 语言编码规范与工程实践个人笔记》参考华为C语言规范标准