1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
Js_cold2 天前
Verilog函数functionJs_cold2 天前
Verilog任务taskbrave and determined2 天前
可编程逻辑器件学习(day3)：FPGA设计方法、开发流程与基于FPGA的SOC设计详解Lee_yayayayaya2 天前
锁相环技术及FPGA实现Js_cold2 天前
Verilog局部参数localparampromising-w2 天前
【FPGA】使用移位实现LED流水灯爱吃汽的小橘2 天前
ZYNQ介绍ThreeYear_s3 天前
电力电子技术学习路径与FPGA/DSP技术结合方向（gemini生成）奋斗的牛马3 天前
FPGA—ZYNQ学习spi(六）GateWorld3 天前
FPGA核心约束类型与语法