1，
使用modelsim仿真DDR3报错Module 'SIP_PHY_CONTROL' is not defined
在配置ddr3的时候vivado 速度太慢了，所以选用modelsim。我的是2018.3vivado，modelsim用了10.4 但是不行报错
然后看了帖子说 questasim可以下载了还是报错。
然后又试了 2019.2
解决报错
相关推荐
LabVIEW开发1 天前
LabVIEW FPGA 编程：少编译几次的办法（系列 04/05）cmc10281 天前
318.关于在ip内部封装PLL,MMCM的注意事项LabVIEW开发2 天前
LabVIEW CompactRIO 编程模式怎么选（系列 02/05）FPGA小迷弟2 天前
FPGA 与千兆以太网校验和：从原理到 Verilog 实现码农小韩3 天前
FPGA学习（二）——LED闪烁9527华安4 天前
FPGA纯verilog实现DP视频接口，支持2K60帧分辨率，提供3套工程源码和技术支持ChaseVLSI4 天前
FPGA与ASIC的区别详解：内部结构、开发成本与适用场景，项目选型到底该选哪个9527华安5 天前
FPGA实现ARINC818总线协议，基于GT Transceivers Wizard高速收发器，提供7套工程源码和技术支持小蘇的FPGA5 天前
fpga-wide-data-crc32落雨无风5 天前
fpga板级调试常见问题