Vccaux_IO在DDR3接口中的作用

一、Vccaux_IO在DDR3接口中的作用

1.vccaux_io通常为FPGA的IO bank的辅助电源,用于支持特定电压的IO标准

2.在DDR3接口中,FPGA的IO bank需要DDR3芯片的电压(1.5v/1.35v)匹配

3.Vccaux_IO用于为FPGA的DDR3接口I/O Bank供电,其电压值、噪声和稳定性直接影响信号完整性。

二、Vccaux_io对ddr3速率和带宽的影响

1.DDR要求有严格的电压匹配

2.如果FPGA的IO BANK点啊和DDR芯片电压不匹配

会造成信号电平偏差,导致逻辑误判,高低电平判断不准确,

并且时序裕量减少,限制最大工作频率,从而降低有效带宽。

三、高速信号的敏感性

1.DDR3在高频率,例如1600MHZ工作下,信号边沿陡峭是ps级别的(1/1600MHZ=625ps周期,所以边沿更小),对电源噪声极其敏感

四、VCCAUX_IO

确保VCCAUX_IO值为NORMAL或HIGH的端口

NORMAL一般为1.8v/2.0v

HIGH一般为2.5v/3.3v

(* VCCAUXIO = "{DONTCARE|NORMAL|HIGH}" *)

五、vccaux_io和DDR速率的关系

参考:https://blog.csdn.net/flywind7/article/details/88743441

相关推荐
FPGA_无线通信22 分钟前
OFDM 调制解调
fpga开发
贝塔实验室1 小时前
新手如何使用Altium Designer创建第一张原理图(一)
单片机·嵌入式硬件·fpga开发·proteus·硬件工程·基带工程·嵌入式实时数据库
Troke2 小时前
Xilinx FIFO IP中两种读模式的简单分析
fpga开发·fifo
刀法自然2 小时前
verilog实现n分频,n为奇数
fpga开发·verilog·分频器
FPGA_小田老师2 小时前
AXI DMA IP核 SG模式 实战:基于BRAM的数据搬移仿真例程
fpga开发·axi_dma ip核·sg模式·链表模式·数据搬移
第二层皮-合肥19 小时前
50天精通FPGA设计第八天-门电路基础知识
fpga开发
超能力MAX21 小时前
八股-异步时钟单脉冲传输
fpga开发
燎原星火*1 天前
selectio
fpga开发
sam-zy1 天前
PY32F406K1CU6 FLASH模拟EEPROM
单片机·嵌入式硬件·fpga开发
sam-zy1 天前
PY32F403K1CU6定时器1~6基本配置,1ms中断,每隔1秒打印
单片机·嵌入式硬件·fpga开发