时序约束 记录

一、基础知识

1、fpga的约束文件为.fdc,synopsys的约束文件为.sdc。想通过fpga验证soc设计是否正确,可以通过syn工具(synplify)吃.fdc把soc code 转换成netlist。然后vivado P&R工具通过吃上述netlist、XDC 出pin脚约束、fdc时序约束三个约束来完成P&R的布局布线任务。

2、.fdc约束文件中标记的含义:

c:代表clk

n:代表net

p:代表port

t:代表pin

i:代表cell

3、.fdc中若没有把clk定义到group中会默认是异步时钟,而.sdc则是没指定clk到某个group中,会默认为同步时钟。

4、时序报告中type下的FDC代表带异步清零(clear)的DFF。

5、get_pins get_cells 区别

该DFF一般有两类路径(在不考虑input port -> DFF 或 DFF -> output port路径时):

(1)其他DFF的CK端到该DFF的D端

(2)该DFF的CK端到其他DFF的D端

注意:有时工具会把Q端 认为是CK端,指的路径一样就是叫法不同。

get_pins 会指定某个pin脚的时序路径,表示(1)或(2)的其中一个,如以D端为ending或以Q端为start的一类时序路径

get_cells 会指定该DFF的所有时序路径,表示(1)(2)的所有路径。

相关推荐
风已经起了2 小时前
FPGA学习笔记——图像处理之对比度调节(直方图均衡化)
图像处理·笔记·学习·fpga开发·fpga
szxinmai主板定制专家4 小时前
基于ZYNQ的ARM+FPGA+yolo AI火灾实时监测与识别系统
arm开发·yolo·fpga开发
li星野6 小时前
打工人日报#20250925
程序人生·fpga开发
hahaha60167 小时前
PS_PL设计
fpga开发
ARM+FPGA+AI工业主板定制专家7 小时前
基于RK3576+MCU+FPGA的工业自动化控制板解决方案
fpga开发
9527华安9 小时前
FPGA实现双目摄像头红蓝3D融合,提供6套工程源码和技术支持
图像处理·3d·fpga开发·3d融合
#include<菜鸡>1 天前
AXI_CAN IP 简单使用。(仿真、microblaze)
网络协议·tcp/ip·fpga开发
风已经起了1 天前
FPGA学习笔记——图像处理之亮度调节(乘法型)
图像处理·笔记·学习·fpga开发·fpga
文火冰糖的硅基工坊1 天前
[硬件电路-320]:模拟电路与数字电路,两者均使用晶体管(如BJT、MOSFET),但模拟电路利用其线性区,数字电路利用其开关特性。
单片机·嵌入式硬件·数学建模·fpga开发·系统架构·信号处理
FPGA小c鸡2 天前
FPGA流水线除法器/加法器/乘法器_设计详解
fpga开发