Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压

Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压是不同的

1.GT收发器的电压规范

GT收发器支持高速串行接口,包括PCIE,SFP,Aurora等,使用的CML或者AC-coupled differential signaling,

和传统的LVDS还是不一样的。

2.GT 收发器差模和共模电压范围(以 GTX 为例,Artix-7/Spartan-6/Virtex-6/7 系列类似)

-200 mV ~ 1600 mV peak-to-peak(可配置)

-默认常见值大约为 800 mVpp

3.差模电压

差模电压(Differential Swing):

200 mV ~ 1600 mV peak-to-peak(可配置)

默认常见值大约为 800 mVpp

4.共模电压(Common Mode Voltage):

通常取决于 AC 耦合电容后接收端的输入偏置(一般为 0.8V ~ 1.2V)

由于 AC 耦合,发射端的共模电压对接收端影响较小

AC 耦合方式使得共模电压由接收端提供,符合标准如 SFP MSA,SATA,PCIe 等

相关推荐
奋斗的牛马5 小时前
硬件基础知识-电容(一)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
li星野6 小时前
打工人日报#20251110
fpga开发
0基础学习者18 小时前
跨时钟域处理
fpga开发·verilog·数字ic
FPGA_小田老师21 小时前
Xilinx FIFO Generate IP核(8):FIFO设计常见问题与解决方案
fpga开发·fifo generate·fifo常见问题·fifo异常定位·fifo丢数·fifo读数重复
范纹杉想快点毕业1 天前
100道关于STM32的问题解答共十万字回答,适用入门嵌入式软件初级工程师,筑牢基础,技术积累,校招面试。
驱动开发·单片机·嵌入式硬件·fpga开发·硬件工程
知识充实人生1 天前
时序收敛方法二:Fanout优化
fpga开发·fanout·高扇出·时序收敛
Js_cold1 天前
(* MARK_DEBUG=“true“ *)
开发语言·fpga开发·debug·verilog·vivado
Js_cold1 天前
(* clock_buffer_type=“NONE“ *)
开发语言·fpga开发·verilog·vivado·buffer·clock
深圳光特通信豆子1 天前
TTL光模块:短距离传输场景的优选方案
fpga开发
Js_cold1 天前
Verilog运算符
开发语言·fpga开发·verilog