Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压

Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压是不同的

1.GT收发器的电压规范

GT收发器支持高速串行接口,包括PCIE,SFP,Aurora等,使用的CML或者AC-coupled differential signaling,

和传统的LVDS还是不一样的。

2.GT 收发器差模和共模电压范围(以 GTX 为例,Artix-7/Spartan-6/Virtex-6/7 系列类似)

-200 mV ~ 1600 mV peak-to-peak(可配置)

-默认常见值大约为 800 mVpp

3.差模电压

差模电压(Differential Swing):

200 mV ~ 1600 mV peak-to-peak(可配置)

默认常见值大约为 800 mVpp

4.共模电压(Common Mode Voltage):

通常取决于 AC 耦合电容后接收端的输入偏置(一般为 0.8V ~ 1.2V)

由于 AC 耦合,发射端的共模电压对接收端影响较小

AC 耦合方式使得共模电压由接收端提供,符合标准如 SFP MSA,SATA,PCIe 等

相关推荐
cmc10288 小时前
134.FPGA常见管脚与时钟的约束方法
fpga开发
第二层皮-合肥14 小时前
AD导出FPGA管脚的方法
fpga开发
ehiway16 小时前
国际先进!中科亿海微国产嵌入式FPGA IP核及EDA系统设计技术通过科技成果评价
网络协议·tcp/ip·fpga开发
北城笑笑16 小时前
FPGA 49 ,Xilinx Vivado 软件术语解析(Vivado 界面常用英文字段详解,以及实际应用场景和注意事项 )
fpga开发·fpga
XINVRY-FPGA21 小时前
XCAU10P-2SBVB484I Xilinx Artix UltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
bnsarocket1 天前
Verilog和FPGA的自学笔记7——流水灯与时序约束(XDC文件的编写)
笔记·fpga开发
ARM+FPGA+AI工业主板定制专家1 天前
基于ZYNQ的目标检测算法硬件加速器优化设计
人工智能·目标检测·计算机视觉·fpga开发·自动驾驶
cycf1 天前
时钟特性约束(四)
fpga开发
江苏学蠡信息科技有限公司2 天前
STM32中硬件I2C的时钟占空比
stm32·单片机·fpga开发
OliverH-yishuihan2 天前
FPGA 入门 3 个月学习计划表
学习·fpga开发