Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压

Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压是不同的

1.GT收发器的电压规范

GT收发器支持高速串行接口,包括PCIE,SFP,Aurora等,使用的CML或者AC-coupled differential signaling,

和传统的LVDS还是不一样的。

2.GT 收发器差模和共模电压范围(以 GTX 为例,Artix-7/Spartan-6/Virtex-6/7 系列类似)

-200 mV ~ 1600 mV peak-to-peak(可配置)

-默认常见值大约为 800 mVpp

3.差模电压

差模电压(Differential Swing):

200 mV ~ 1600 mV peak-to-peak(可配置)

默认常见值大约为 800 mVpp

4.共模电压(Common Mode Voltage):

通常取决于 AC 耦合电容后接收端的输入偏置(一般为 0.8V ~ 1.2V)

由于 AC 耦合,发射端的共模电压对接收端影响较小

AC 耦合方式使得共模电压由接收端提供,符合标准如 SFP MSA,SATA,PCIe 等

相关推荐
仲南音20 小时前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner1 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20202 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy2 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia2 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20202 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子2 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
9527华安3 天前
FPGA纯verilog代码ISP图像处理培训教程,基于IMX214,提供工程源码+视频教程+FPGA开发板
图像处理·fpga开发·isp·imx214·mipi
千寻xun3 天前
二、实战篇-NVME SSD控制之ZYNQ实现(六)-读写NVME SSD硬盘数据
fpga开发·nvme·nvme ssd
千寻xun3 天前
二、实战篇-NVME SSD控制之ZYNQ实现(三)
fpga开发·nvme ssd·nvme协议