1.通过Tcl脚本命令：set_param labtools.auto_update_hardware 0 禁用JTAG上电检测，因为2016.1 及更高版本 Vivado 硬件管理器中，当 FPGA正连接编程电缆时 重新上电，可能会出现FPGA无法自动加载程序的故障。
2.还可以通过 hw_server -e "set jtag-poll-delay 3600000000" 调整硬件管理器的刷新周期。命令中的3600000000，单位是us。
相关推荐
坏孩子的诺亚方舟3 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系FPGA小徐4 天前
入门 CNN 结构全解析｜从流程图理论到 FPGA Verilog 硬件实现（含习题带讲解）FPGA小徐4 天前
FPGA 数字信号处理：并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现Saniffer_SH5 天前
【高清视频】Gen6 服务器还没到，Gen6 SSD 怎么测？Emily 现场演示三种测试环境zlinear数据采集卡5 天前
双核架构深度解析：ARM+FPGA如何让数据采集卡实现500Ksps高性能？9527华安5 天前
FPGA实现GTH Transceivers Wizard传输2路视频，基于aurora 8b10b编解码架构，提供4套工程源码和技术支持FPGA小徐6 天前
FPGA 数字信号处理（二）：并行 FIR 滤波器的 Verilog 全流程设计与实现国科安芯6 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究ALINX技术博客6 天前
【黑金云课堂】FPGA技术教程FPGA基础：I2C 总线通信技术Hello-FPGA6 天前
Xilinx KU040 FPGA Camera Link 图像采集