目录
[1. 指令寻址方式](#1. 指令寻址方式)
[2. 指令操作数的寻址方式](#2. 指令操作数的寻址方式)
[3. CISC 与 RISC](#3. CISC 与 RISC)
[4. CISC的缺陷](#4. CISC的缺陷)
[5. RISC的关键技术](#5. RISC的关键技术)
[1. 多处理机系统概述](#1. 多处理机系统概述)
[2. 海量并行处理结构](#2. 海量并行处理结构)
[3. 对称多处理机结构](#3. 对称多处理机结构)
[4. 互连网络](#4. 互连网络)
一、指令系统
计算机指令的组成：一条指令由操作码和操作数两部分组成，操作码决定要完成的操作，操作数指参加运算的数据及其所在的单元地址。在计算机中，操作要求和操作数地址都由二进制数码表示，分别称作操作码和地址码，整条指令以二进制编码的形式存放在存储器中。
计算机指令执行过程：取指令------分析指令------执行指令三个步骤，首先将程序计数器PC中的指令地址取出，送入地址总线，CPU依据指令地址去内存中取出指令内容存入指令寄存器IR;而后由指令译码器进行分析，分析指令操作码;最后执行指令，取出指令执行所需的源操作数。
1. 指令寻址方式
- 顺序寻址方式：当执行一段程序时，是一条指令接着一条指令地顺序执行。
- 跳跃寻址方式：指下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出。程序跳跃后，按新的指令地址开始顺序执行。因此，程序计数器的内容也必须相应改变，以便及时跟踪新的指令地址。
2. 指令操作数的寻址方式
- 立即寻址方式：指令的地址码字段指出的不是地址，而是操作数本身。
- 直接寻址方式：在指令的地址字段中直接指出操作数在主存中的地址。
- 间接寻址方式：指令地址码字段所指向的存储单元中存储的是操作数的地址。
- 寄存器寻址方式：指令中的地址码是寄存器的编号。
- 基址寻址方式：将基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址，其优点是可以扩大寻址能力。
- 变址寻址方式：变址寻址方式计算有效地址的方法与基址寻址方式很相似，它是将变址寄存器的内容加上指令中的形式地址而形成操作数的有效地址。
3. CISC 与 RISC
-
CISC是复杂指令系统，兼容性强，指令繁多、长度可变，由微程序实现;
-
RISC是精简指令系统，指令少，使用频率接近，主要依靠硬件实现(通用寄存器硬布线逻辑控制)
| 指令系统类型 | 指令 | 寻址方式 | 实现方式 | 开发时间 | 指令周期 |
|---|---|---|---|---|---|
| CISC | 数量多，使用频率差别大，可变长格式 | 多 | 微程序控制技术(微码) | 较短 | 多周期为主 |
| RISC | 数量少，使用频率接近定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存 | 少 | 增加了通用寄存器;硬布线逻辑控制为主适合采用流水线 | 较长 | 单周期为主（采用流水技术，大部分指令在一个机器周期内完成） |
4. CISC的缺陷
CISC主要存在如下三个方面的问题：
（1）80-20规律。在CISC中，指令使用频率不均衡，即各种指令的使用频率相差悬殊。
（2）CISC结构指令系统的复杂性给VLSI(超大规模)设计增加了负担，不利于单片集成。
（3）软硬件的功能分配问题。为了支持目标程序的优化，支持高级语言和编译程序，在 CISC中增加了许多复杂的指令。这些复杂指令简化了目标程序，缩小了高级语言与机器指令之间的语义差距但这是以增加硬件的复杂程度、指令执行周期长为代价的。
5. RISC的关键技术
目前，在RISC处理机中采用的主要技术有如下几种：
（1）延迟转移技术。在RISC处理机中，指令一般采用流水线方式工作。流水线技术所面临的一个问题就是转移指令的出现，这样有可能使流水线断流。其解决办法是采用延迟转移技术，该方法是在转移指令之后插入一条有效的指令，使得转移指令好像被延迟执行了。
（2）指令取消技术。在使用指令取消技术的处理机中，所有转移指令和数据变换指令都可以决定下面待执行的指令是否应该取消。如果指令被取消，其效果相当于执行了一条空操作指令，不影响程序的运行环境。
（3）重叠寄存器窗口技术。在处理机中设置一个数量比较大的寄存器堆，并把它划分成很多个窗口每个过程使用其中相邻的三个窗口和一个公共的窗口，而在这些窗口中，有一个窗口是与前一个过程共用的，还有一个窗口是与下一个过程共用的。与前一个过程共用的窗口可以用来存放前一个过程传送给本过程的参数，同时也存放本过程传送给前一个过程的计算结果;与下一个过程共用的窗口可以用来存放本过程传送给下一个过程的参数，同时也存放下一个过程传送给本过程的计算结果。
（4）指令流调整技术。为了使RISC处理机中的指令流水线高效率地工作，尽量不断流，编译器必须分析程序的数据流和控制流，当发现指令流有断流可能时，要调整指令序列。
（5）逻辑实现以硬件为主，固件为辅。RISC主要采用硬布线逻辑来实现指令系统。对于那些必需的复杂指令，也可用固件实现。
二、多处理机
1. 多处理机系统概述
多处理机具有两个或两个以上的处理机，共享I/O子系统，在操作系统统一控制下，通过共享主存或高速通信网络进行通信，协同求解一个个复杂的问题。
多处理机是基于MIMD结构的，并行处理机是基于SIMD结构的。
多处理机有多个处理单元，这就产生了多个处理单元如何访问内存的问题。通常有两种方式：共享存储方式和分布式存储方式。
（1）共享存储方式：多处理机有公共的共享存储器(SM)，各处理机之间通过互连网络共享SM。紧耦合。
（2）分布式存储方式：每个处理机独占本地存储器(LM)，各处理机通过互连网络相连，更像计算机网络的结构。松耦合。
2. 海量并行处理结构
MPP系统最重要的特点是进行大规模并行处理。MPP采用分布式存储方式，这种方式可以使系统容易扩展，但因为各处理机不能直接访问非本地存储器，只能使用消息机制来进行共享，这就使得编程困难，并且增加了通信开销。为了解决这个问题，专家们引入了虚拟共享存储器 (SVM)或共享分布存储器(DSM)技术。
SVM是在基于分布存储器的多处理机上，实现物理上分布但逻辑上共享的存储系统。实现SVM系统的途径主要有三种：硬件实现、操作系统和库实现、编译实现。
3. 对称多处理机结构
对称多处理机结构（SMP）：也称为共享存储多处理机，它与MPP最大的差别在于存储系统。SMP有一个统一共享的SM，而MPP则是每个处理机都拥有自己的LM。
共享存储方式有三种模型：均匀存储器存取(UMA)模型、非均匀存储器存取(NUMA)模型和只用高速缓存的存储器结构(COMA)模型。这些模型的区别在于存储器和外设如何共享或分布。
UMA多处理机模型如图3-6所示，其物理存储器被所有处理机均匀共享。
NUMA多处理机模型如图3-8所示。其访问时间随存储字的位置不同而变化，其SM物理上分布在所有处理机的LM上。所有LM的集合组成了全局地址空间，可被所有的处理机访问。处理机访问LM是比较快的，但访问属于另一台处理机的远程存储器则比较慢，因为通过互网络会产生附加时延。
COMA多处理机模型如图3-9所示。COMA模型是NUMA机的一种特例，是将NUMA中的分布主存储器换成了高速缓存，在每个处理机结点上没有存储器层次结构，全部高速缓冲存储器组成了全局地址空远程高速缓存访问则需要借助于分布高速缓存目录进行。
S2MP是一种共享存储的体系结构，如图3-10所示。与MPP相比，它支持简单的编程模型，系统使用方便，是对SMP系统在支持更高扩展能力方面的发展。共享存储系统降低了通信的额外开销，因此，系统也可以运行细粒度的应用。
从本质上来看，S2MP是一种NUMA结构，每个结点由处理机和存储器两部分组成，存储器靠近处理机，而不是集中在某个地方，处理机可以访问LM获取数据。NUMA结构可以降低平均访存时延，并且随处理机数目的增加自动增加存储器带宽，也就是说，存储带宽是可扩展的。
4. 互连网络
互连网络是用来连接一个计算机系统中的各处理部件、存储模块以及各种外设，在系统软件控制使各功能部件相互通信的硬件网络结构。目前，互连网络已经成为并行处理系统的核心组成部分，它对整个计算机系统的性能/价格比有着决定性的影响。
多处理机互连的方式主要有以下5种:
（1）总线方式。这是最简单的方法，通过共享总线把各个处理机连接起来，再配备各处理机都可访问的全局存储器，每个处理机都能访问公共总线。该方式争用最严重。
（2）交叉开关。该方式可以把争用现象降到最低程度，但连接复杂度最高。
（3）开关枢纽。由仲裁单元和开关单元组成，前者完成冲突处理，后者完成连接。
（4）多端口存储器。它是将交叉点仲裁逻辑移动到存储器去控制的方法。每个存储器模块有多个存取端口，由存储器负责分解多个处理机的冲突请求。
（5）多级互连网络。MIMD和SIMD计算机都用多级互连网络，各种多级互连网络的区别就在于所用开关模块、控制方式和级间连接模式的不同。
三、计算机可靠性
（1）规定时间：自然时间、运行时间、执行时间(占用CPU)。
（2）失效概率：软件运行初始时为0，随着时间增加单调递增，不断趋向于1。
（3）可靠度：软件系统在规定的条件下、规定的时间内不发生失效的概率。等于1-失效概率。
（4）失效强度：单位时间软件系统出现失效的概率。
（5）平均失效前时间(MTTF)：平均无故障时间，发生故障前正常运行的时间。
（6）平均恢复前时间(MTTR)：平均故障修复时间，发生故障后的修复时间。
（7）平均故障间隔时间(MTBF)：失效或维护中所需的平均时间，包括故障时间以及检测和维护设备的时间。
- 平均无故障时间MTTF=1/失效率。
- 平均故障修复时间MTTR=1/修复率。
- 平均故障间隔时间MTBF=MTTF+MTTR。
- 系统可用性=MTTF/(MTTF+MTTR)*100%。
串并联系统可靠性
无论什么系统，都是由多个设备组成的，协同工作，而这多个设备的组合方式可以是串联、并联，也可以是混合模式，假设每个设备的可靠性为R1，R2....Rn，则不同的系统的可靠性公式如下：
串联系统，一个设备不可靠，整个系统崩溃，整个系统可靠性R=R1*R2*..*Rn。
并联系统，所有设备都不可靠，整个系统才崩溃，整个系统可靠性R=1-(1-R1)*(1-R2)*...*(1-Rn)。
N模冗余系统
N模冗余系统由N个(N=2n+1)相同的子系统和一个表决器组成，表决器把N 个子系统中占多数相同结果的输出作为输出系统的输出，如图所示。在N个子系统中，只要有n+1个或n+1个以上子系统能正常工作，系统就能正常工作，输出正确的结果。
相关推荐
系统分析师-计算机系统-计算机系统概述&存储系统-CSDN博客文章浏览阅读1k次，点赞33次，收藏23次。计算机系统层次分为硬件层（含CPU/存储器）、系统层（操作系统/语言处理程序）和应用层（用户软件）。硬件核心包含运算器、控制器、存储器及I/O设备，其中CPU是数据处理中心，存储器分高速内存与大容量外存。存储系统采用分级架构（Cache-主存-辅存）解决速度与容量矛盾，依赖局部性原理优化性能。https://shuaici.blog.csdn.net/article/details/149267411系统分析师-计算机系统-输入输出系统-CSDN博客文章浏览阅读1.9k次，点赞54次，收藏73次。文章摘要： 输入输出系统（I/O系统）由设备、接口和控制软件组成，包含程序控制、中断、DMA、通道和I/O处理机五种工作方式。总线是设备间传输数据的公共通道，按功能可分为地址、数据和控制总线，性能指标包括宽度、带宽和负载等。I/O接口实现主机与外设通信，分为串行/并行接口，常见接口有IDE、SATA、USB等。计算机体系结构按处理器数量分为单处理、并行处理和分布式系统，Flynn分类法则基于指令流和数据流分为SISD、SIMD、MISD和MIMD四类。
https://shuaici.blog.csdn.net/article/details/149286289