小尺寸13*13cmRFSOC47DR数模混合信号处理卡

产品描述

RFSOC47DR数模混合信号处理卡,采用Xilinx ZYNQ UltraScale+ RFSoC ZU47DR,实现了8路ADC和8路DAC 端口,并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口,ADC最高采样率4.096GSPS 和DAC最高采样率6.5536 GSPS 。

RF发送和RF接收端口通过高性能MCX直插RF 连接器对外连接,以ZYNQ UltraScale+ RFSOC作为核心处理系统,具有丰富的外设接口用于匹配信号处理的外围控制信号传输。ZYNQ板内PS端配有4GB DDR4内存、PL端配有4GB DDR4内存,板载2Gbit QSPI Flash(用于引导程序)、8GB eMMC、1个SD卡槽。

技术参数:

FPGA 芯片 Zynq UltraScale+ XCZU47DR-2FFVE1156I

RF 接口:

  1. x8ADC (14-bit、5GSPS)ports

  2. x8DAC (14-bit、10GSPS)ports

内存:

PS 4xDDR4(4GB,64bit,2133MT/s)

板卡供电:

J30J 连接器(DC+12V)

PS 端接口:

1路 10/100/1000 Ethernet RGMII网口

2路UART 接口

1路JTAG 调试接口

1个8GB EMMc

1个SD 2.0 卡

PL 端接 口:

8 路ADC (12 12-bit 、4.096GSPS) 端口

2路DAC (14 14-bit 、6.556.5536 GSPS) 端口

27路PL 侧GPIO 接口( 双向, 电平 3.3V3.3V)

2路隔离 RS422

1路RS485

尺寸:130mm *130mm

工作温度 :

FPGA -40 ℃~10 100℃;整板元器件 -40 ℃~85 ℃(工业级)

相关推荐
坏孩子的诺亚方舟3 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐3 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐3 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH4 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡4 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安4 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
奔袭的算法工程师4 天前
论文解读--Sparse4D v3: Advancing End-to-End 3D Detection and Tracking
人工智能·目标检测·计算机视觉·自动驾驶·信号处理
江畔柳前堤5 天前
github实战指南01-账号配置与 SSH 密钥
运维·人工智能·深度学习·ssh·github·pyqt·信号处理
江畔柳前堤5 天前
github实战指南02-仓库管理与 Issue
人工智能·深度学习·github·信号处理·caffe·wps·issue
FPGA小徐5 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发