【FPGA+DSP系列】——DSP的EPWM外设注意事项

文章目录

怎么调整周期频率,怎么调整占空比,怎么调整相位,怎么设置死区,今天做了这些,mark一下。

EPWM实验相关注意事项

一、 EPWM中断配置

//使能对应的寄存器

EPwm1Regs.ETSEL.bit.INTSEL = ET_CTR_ZERO; // Select INT on Zero event

EPwm1Regs.ETSEL.bit.INTEN = 1; // Enable INT

EPwm1Regs.ETPS.bit.INTPRD = ET_1ST; // Generate INT on 1st event

//配置对应的中断服务函数

EALLOW; // This is needed to write to EALLOW protected registers

PieVectTable.EPWM1_INT = &epwm1_timer_isr;

EDIS; // This is needed to disable write to EALLOW protected registers

//中断服务函数编写

//清楚标志位

interrupt void epwm1_timer_isr(void)

{

static Uint16 cnt=0;

cnt++;

if(cnt==5000)

{

cnt=0;

LED3_TOGGLE;

}

// Clear INT flag for this timer

EPwm1Regs.ETCLR.bit.INT = 1;

// Acknowledge this interrupt to receive more interrupts from group 3

PieCtrlRegs.PIEACK.bit.ACK3 = 1;

}

二、 EPWM外设使用

  1. 周期设置
    1.确定工作时钟,通过主频分频得到,HSPCLKDIV和CLKDIV确定分频比后的时钟就是EPWM的工作时钟。
  2. 计数方式
    向上计数,向下计数,先向上计数在向下计数
  3. 动作方式
    计数到0动作、计数到最大值动作、向上计数中到阈值动作、向下计数中道阈值动作
    struct AQCTL_BITS { // bits description
    Uint16 ZRO:2; // 1:0 Action Counter = Zero
    Uint16 PRD:2; // 3:2 Action Counter = Period
    Uint16 CAU:2; // 5:4 Action Counter = Compare A up
    Uint16 CAD:2; // 7:6 Action Counter = Compare A down
    Uint16 CBU:2; // 9:8 Action Counter = Compare B up
    Uint16 CBD:2; // 11:10 Action Counter = Compare B down
    Uint16 rsvd:4; // 15:12 reserved
    };
  4. 死区设置
    输入模式配置、双脉冲死区确定(互补、单独死区设置)、上升沿下降沿死区时间
    // Active Low PWMs - Setup Deadband
    EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;
    EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_HI;
    EPwm1Regs.DBCTL.bit.IN_MODE = DBA_ALL;
    EPwm1Regs.DBRED = 2000;
    EPwm1Regs.DBFED = 0;
相关推荐
碎碎思1 小时前
通过 UART 实现远程 AXI 访问:让 FPGA 调试更灵活
fpga开发
范纹杉想快点毕业2 小时前
《STM32深度100问:AI助教工程师的实战问答录》从入门到精通适用入门嵌入式软件初级工程师,筑牢基础,技术积累
arm开发·数据库·驱动开发·mongodb·fpga开发
FPGA_小田老师2 小时前
FPGA基础知识(十六):Xilinx Block Memory IP核完全指南(1)--核心定位与基础配置
fpga开发·存储·block ram·block rom
ShiMetaPi2 小时前
GM-3568JHF丨ARM+FPGA异构开发板系列教程:基础入门 06 查看信息
arm开发·fpga开发
szxinmai主板定制专家2 小时前
RK3588+zynq7045 ARM+FPGA+AI解决方案,支持复旦微全国产化,应用于智能机器人等领域
arm开发·人工智能·fpga开发
崇子嵘3 小时前
dcfifo跨时钟域处理
fpga开发
崇子嵘3 小时前
4个led呼吸不同步(野火升腾拓展)
fpga开发
hexiaoyan8273 小时前
FPGA硬件加速卡设计原理图:1-基于Xilinx XCKU115的半高PCIe x8 硬件加速卡 PCIe半高 XCKU115-3-FLVF1924-E芯片
图像处理·fpga开发·雷达信号处理·光纤采集卡·信号计算板·fpga硬件加速
FPGA_无线通信3 小时前
FPGA与AD9371的数据交互
fpga开发