【FPGA+DSP系列】——DSP的EPWM外设注意事项

文章目录

怎么调整周期频率,怎么调整占空比,怎么调整相位,怎么设置死区,今天做了这些,mark一下。

EPWM实验相关注意事项

一、 EPWM中断配置

//使能对应的寄存器

EPwm1Regs.ETSEL.bit.INTSEL = ET_CTR_ZERO; // Select INT on Zero event

EPwm1Regs.ETSEL.bit.INTEN = 1; // Enable INT

EPwm1Regs.ETPS.bit.INTPRD = ET_1ST; // Generate INT on 1st event

//配置对应的中断服务函数

EALLOW; // This is needed to write to EALLOW protected registers

PieVectTable.EPWM1_INT = &epwm1_timer_isr;

EDIS; // This is needed to disable write to EALLOW protected registers

//中断服务函数编写

//清楚标志位

interrupt void epwm1_timer_isr(void)

{

static Uint16 cnt=0;

cnt++;

if(cnt==5000)

{

cnt=0;

LED3_TOGGLE;

}

// Clear INT flag for this timer

EPwm1Regs.ETCLR.bit.INT = 1;

// Acknowledge this interrupt to receive more interrupts from group 3

PieCtrlRegs.PIEACK.bit.ACK3 = 1;

}

二、 EPWM外设使用

  1. 周期设置
    1.确定工作时钟,通过主频分频得到,HSPCLKDIV和CLKDIV确定分频比后的时钟就是EPWM的工作时钟。
  2. 计数方式
    向上计数,向下计数,先向上计数在向下计数
  3. 动作方式
    计数到0动作、计数到最大值动作、向上计数中到阈值动作、向下计数中道阈值动作
    struct AQCTL_BITS { // bits description
    Uint16 ZRO:2; // 1:0 Action Counter = Zero
    Uint16 PRD:2; // 3:2 Action Counter = Period
    Uint16 CAU:2; // 5:4 Action Counter = Compare A up
    Uint16 CAD:2; // 7:6 Action Counter = Compare A down
    Uint16 CBU:2; // 9:8 Action Counter = Compare B up
    Uint16 CBD:2; // 11:10 Action Counter = Compare B down
    Uint16 rsvd:4; // 15:12 reserved
    };
  4. 死区设置
    输入模式配置、双脉冲死区确定(互补、单独死区设置)、上升沿下降沿死区时间
    // Active Low PWMs - Setup Deadband
    EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;
    EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_HI;
    EPwm1Regs.DBCTL.bit.IN_MODE = DBA_ALL;
    EPwm1Regs.DBRED = 2000;
    EPwm1Regs.DBFED = 0;
相关推荐
仲南音1 天前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20202 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy2 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia2 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20202 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子3 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
9527华安3 天前
FPGA纯verilog代码ISP图像处理培训教程,基于IMX214,提供工程源码+视频教程+FPGA开发板
图像处理·fpga开发·isp·imx214·mipi
千寻xun4 天前
二、实战篇-NVME SSD控制之ZYNQ实现(六)-读写NVME SSD硬盘数据
fpga开发·nvme·nvme ssd
千寻xun4 天前
二、实战篇-NVME SSD控制之ZYNQ实现(三)
fpga开发·nvme ssd·nvme协议