【FPGA+DSP系列】——DSP的EPWM外设注意事项

文章目录

怎么调整周期频率,怎么调整占空比,怎么调整相位,怎么设置死区,今天做了这些,mark一下。

EPWM实验相关注意事项

一、 EPWM中断配置

//使能对应的寄存器

EPwm1Regs.ETSEL.bit.INTSEL = ET_CTR_ZERO; // Select INT on Zero event

EPwm1Regs.ETSEL.bit.INTEN = 1; // Enable INT

EPwm1Regs.ETPS.bit.INTPRD = ET_1ST; // Generate INT on 1st event

//配置对应的中断服务函数

EALLOW; // This is needed to write to EALLOW protected registers

PieVectTable.EPWM1_INT = &epwm1_timer_isr;

EDIS; // This is needed to disable write to EALLOW protected registers

//中断服务函数编写

//清楚标志位

interrupt void epwm1_timer_isr(void)

{

static Uint16 cnt=0;

cnt++;

if(cnt==5000)

{

cnt=0;

LED3_TOGGLE;

}

// Clear INT flag for this timer

EPwm1Regs.ETCLR.bit.INT = 1;

// Acknowledge this interrupt to receive more interrupts from group 3

PieCtrlRegs.PIEACK.bit.ACK3 = 1;

}

二、 EPWM外设使用

  1. 周期设置
    1.确定工作时钟,通过主频分频得到,HSPCLKDIV和CLKDIV确定分频比后的时钟就是EPWM的工作时钟。
  2. 计数方式
    向上计数,向下计数,先向上计数在向下计数
  3. 动作方式
    计数到0动作、计数到最大值动作、向上计数中到阈值动作、向下计数中道阈值动作
    struct AQCTL_BITS { // bits description
    Uint16 ZRO:2; // 1:0 Action Counter = Zero
    Uint16 PRD:2; // 3:2 Action Counter = Period
    Uint16 CAU:2; // 5:4 Action Counter = Compare A up
    Uint16 CAD:2; // 7:6 Action Counter = Compare A down
    Uint16 CBU:2; // 9:8 Action Counter = Compare B up
    Uint16 CBD:2; // 11:10 Action Counter = Compare B down
    Uint16 rsvd:4; // 15:12 reserved
    };
  4. 死区设置
    输入模式配置、双脉冲死区确定(互补、单独死区设置)、上升沿下降沿死区时间
    // Active Low PWMs - Setup Deadband
    EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;
    EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_HI;
    EPwm1Regs.DBCTL.bit.IN_MODE = DBA_ALL;
    EPwm1Regs.DBRED = 2000;
    EPwm1Regs.DBFED = 0;
相关推荐
风_峰5 小时前
AMD FPGA产品系列讲解
fpga开发
碎碎思7 小时前
FINN:FPGA AI 推理新范式 —— 定制化、高性能、量化神经网络编译器框架
人工智能·深度学习·神经网络·机器学习·fpga开发
ShiMetaPi7 小时前
GM-3568JHF丨ARM+FPGA异构开发板系列教程:外设教程 05 蓝牙
arm开发·fpga开发·fpga·rk3568
无情的8861 天前
硬件中的端接设计
fpga开发·硬件工程
快乐的划水a1 天前
存储器介绍(2)
fpga开发
leixj0251 天前
MultiBoot中的两个WatchDog时间设置及跳转调试
fpga开发
博览鸿蒙1 天前
FPGA 经典面试题目及答案汇总
fpga开发·面试·职场和发展
步达硬件2 天前
【FPGA】DP、HDMI、USB4、GPMI、eDP、LVDS等音视频协议及性能对比
fpga开发
-木槿昔年-3 天前
【米尔-安路MYD-YM90X创意秀】飞龙派学习和PS串口实践
学习·fpga开发
Aaron15883 天前
基于RFSOC+VU13P+GPU架构在雷达电子战的技术
人工智能·算法·fpga开发·架构·硬件工程·信号处理·基带工程