从NOR转向使用CS SD NAND:为什么必须加入缓存(Cache)机制?

在传统使用 NOR Flash 的系统中,工程师通常习惯"随写随存":写入数据粒度小,可以随机写入,不需要复杂的缓存或写入管理机制。不过随着使用场景发生转变,NOR Flash容量小,单位容量成本高,写入速度慢等成为瓶颈,很多工程师开始转向使用CS SD NAND这种NAND Flash产品. 在使用NAND过程中时如果仍然沿用 NOR 的写法,就容易遇到两个问题:

1️⃣ 寿命容易折损

2️⃣ 写入性能不稳定,出现延迟变慢

这些问题背后的根本原因就是:NAND Flash 不同于 NOR Flash,必须配合缓存(Cache/Buffer)来优化写入策略。

一、根本区别:写入粒度与擦除粒度完全不同

|----------|-----------------|------------------------------------|
| 项目 | NOR Flash | NAND Flash(SD NAND) |
| 写入最小粒度 | Byte/Word 级 | Page(页)级,通常 2KB~16KB |
| 擦除粒度 | Sector(扇区,约4KB) | Block(块),通常包含 64~128 个 Page |
| 坏块管理 | 一般不需要 | 芯片内部已自带 |
| 写入策略 | 可随机写入 | 建议先缓存,再合并写入 |
| 是否需要管理算法 | 通常不需要 | 芯片内部已有FTL(Flash Translation Layer) |

→ 重点:NAND 的最小写入单位是 Page(NOR是Byte),而擦除单位是 Block,这决定了它必须配合缓存使用。

二、不用缓存的后果:写入放大(Write Amplification)

假设主机只写入 200 字节数据(Bytes),这小于 Page 大小,例如SD NAND内部存储单元的物理 page 为 4K。那么 SD NAND 必须执行:

1.把原始 Page 内容读取到 RAM 中

2.在 RAM 中修改那 200 字节

3.将整个 Page(4KB)重新写回

4.如果要写回的Block 已写满,还需要触发 Block 搬移与擦除(擦除一个新的Block,

然后将本次修改后的page数据和旧Block中有效page一个一个的写入新Block中!)(即 Block Copy / Block Merge)

于是就出现了"写入放大(Write Amplification)":

主机写 200 Bytes 数据,NAND Flash 实际却写了 4KB 甚至更多 。

WA(写放大倍数)越高 → Flash 寿命消耗越快 → 性能越不稳定。

缓存机制的意义,就是把零碎数据先暂存,再"合并写入",减少写入放大。

而NOR Flash由于写入最小颗粒度是Byte,直接写入200字节的数据就好,写入放大的问题比较轻微。只是写入耗时 相比 做了缓存的NAND会多很多。

三、写入放大的影响

1️⃣ 寿命加速折损(P/E Cycle 快速消耗)

NAND Flash 的寿命主要取决于擦写次数(P/E Cycle)。例如 SLC NAND 一般是 50K~100K 次,如果写入放大严重,实际擦写次数会远高于用户真实写入次数:

示例:

主机实际写入 1GB 数据,但 WA=4,

Flash 实际写入 4GB 数据,相当于寿命减少到 原来的 1/4。

我们在客户端碰到过一个极端例子,客户做数据记录设备,写入频次非常高也不做缓存,每次只往SD NAND写入几个字节,几个月以后发现产品寿命出现折损。客户按照自己的理论值推算,总写入量只有20~30GB,远没有达到产品的总写入量,我们预估这种场景下的WA至少是100~上千,因此寿命折损相当厉害

2️⃣ 响应延迟和写入速度变慢

当写入放大导致频繁的后台操作(GC 垃圾回收、Block Merge、Wear-Leveling 磨损均衡),会导致:

  • 写入性能不稳定

  • 存在明显的延迟(几百毫秒甚至更长)

  • 有时主机以为"Flash 卡住了"

这些现象并不是 Flash 性能差,而是没有缓存 + 没有合理写入策略导致的。

具体在使用时会碰到:刚用的时候好好的,用一段时间感觉产品变卡了,响应变慢了也是这个原因。刚开始使用时flash里面都是空白,不太会触发以上操作,但满盘写入几次之后就开始触发频繁的后台操作,响应明显变慢。

四、加入缓存的好处:可控、可预测、可优化

|------------|----------|--------|----------|------------|
| 是否使用缓存 | 写入性能 | 寿命 | 响应速度 | 是否便于调试 |
| 未使用 | 不稳定 | 快速下降 | 波动大 | 难定位问题 |
| 使用缓存 | 稳定 | 可评估 | 可预测 | 可持续优化 |

➡ 缓存不仅提升速度,更重要的是让系统行为变得"可控"和"可维护"。

➡ 对产品化非常重要。

五、SD NAND 的角色:不仅是 NAND,更是"简化控制器方案"

创世CS的 SD NAND已经内置了基础的 FTL、坏块管理与控制器逻辑,相比裸 NAND 更容易使用。但即便如此仍然建议:建立写入缓存(例如 4KB/8KB)

简言之:SD NAND 已经帮工程师做了一层管理,但它仍然不是 NOR,不建议 "随写随存"。

特别是针对数据记录和采集设备,医疗记录设备。都存在ms级别的数据采集,单次数据采集量都非常小(几个~几百字节)这种场景,一定要先做缓存再写入!

六、总结

从 NOR 转向 NAND(包含所有使用NAND Flash的产品,比如SD NAND, eMMC, SSD等) 时,为什么必须使用缓存?

✔ NAND 的写入必须以 Page 为单位、擦除必须以 Block 为单位

✔ 如果不做缓存,就会出现写入放大(Write Amplification)

✔ 写入放大会导致:

  • 寿命快速折损

  • 写入性能/响应速度不稳定

  • 系统行为不可预测

采用缓存机制后,既能发挥NAND Flash容量大,价格便宜,写入速度快的优势,又得到一个可预测、可调优、可维护,使用寿命长的系统。

亲爱的卡友们,欢迎光临雷龙官网,如果看完文章之后还是有疑惑或不懂的地方,

相关推荐
HIZYUAN7 天前
嵌入式开发踩坑记: AG32硬件设计指南(一)
stm32·单片机·嵌入式硬件·fpga开发·硬件设计·最小系统·agm ag32
赖small强11 天前
【Linux驱动开发】NOR Flash 技术原理与 Linux 系统应用全解析
linux·驱动开发·nor flash·芯片内执行
brave and determined20 天前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
brave and determined24 天前
可编程逻辑器件学习(day30):数字电路设计中的流水线技术:原理、实现与优化
学习·fpga开发·verilog·fpga·数字电路·硬件设计·嵌入式设计
hfdz_00421 个月前
BUCK电路原理和设计
电源·硬件设计·1024程序员节
来生硬件工程师2 个月前
【STM32笔记】:P03 ISP 一键下载电路详解
c语言·笔记·stm32·嵌入式硬件·硬件工程·接口隔离原则·硬件设计
来生硬件工程师2 个月前
【STM32笔记】:P04 断言的使用
c语言·笔记·stm32·单片机·嵌入式硬件·硬件架构·硬件设计
brave and determined2 个月前
硬件-电容学习DAY28——为什么尽量不选“钽电容”?
嵌入式硬件·硬件设计·电路设计·电子设计·钽电容·钽电容注意事项·钽电容设计
brave and determined2 个月前
硬件-电容学习DAY20——从零到精通的电容实战指南
单片机·嵌入式硬件·滤波·储能·硬件设计·电路设计·电容核心功能