ARM Memory compile类型

ARM SRAM工具类型

rf_sp_hde_shvt_mvt

rf_2p_hdc_shvt_mvt

sram_sp_uhde_shvt_mvt

sram_sp_hde_shvt_mvt

sram_sp_uhde_svt_mvt

sram_dp_hde_shvt_svt

rf_sp_hde_shvt_mvt

rom_via_hdd_svt_mvt

rf_sp_hde_svt_mvt

rf_2p_hdc_svt_mvt

sram_dp_hde_svt_svt

sram_sp_hde_svt_mvt

UHDE → 极致面积优化,慢一点,大块SRAM 选这个

HDE → 极致性能优化,面积大一点

HDC → 面积和性能折中,适合 cache 或一般 SRAM

相关推荐
hong_fpgaer12 天前
标准 foundry PAD(bidirectional IO)接口解释
io·asic
GateWorld18 天前
跨时钟域同步(CDC)握手协议
fpga开发·cdc·asic·跨时钟域同步·握手协议
brave and determined2 个月前
可编程逻辑器件学习(day24):异构计算:突破算力瓶颈的未来之路
人工智能·嵌入式硬件·深度学习·学习·算法·fpga·asic
FPGA IP4 个月前
高性能PCIe 3.0软核,x1~x16,支持EP/RC,AXI4接口,内置DMA控制器,适用ASIC和FPGA
fpga·pcie·asic·软核
tlog1 年前
【verilog教程】verilog带参数例化
linux·fpga开发·ic·fpga·asic
tlog1 年前
【verilog教程】verilog函数
linux·fpga开发·ic·fpga·asic
tlog1 年前
【verilog教程】verilog任务
linux·fpga开发·ic·fpga·asic
移知1 年前
基于FPGA的ASIC prototype验证
fpga开发·asic
神仙约架2 年前
【Chisel】chisel中怎么处理类似verilog的可变位宽和parameter
scala·fpga·chisel·asic