嵌入式开发面试中，硬件基础是高频考察模块，尤其 ARM 体系下的存储介质、处理器分类、编译原理及运行方式等知识点，直接决定面试通过率。本文整理了4 大核心考点 + 深度解析 + 易错点标注，结合实际开发场景拆解，助力大家轻松应对面试，建议收藏备用！
1 NAND FLASH 与 NOR FLASH 异同（面试高频）
Flash 作为嵌入式系统核心存储介质，两者的区别与选型是必考题，以下从 "核心差异 + 相同点 + 实战选型" 三方面拆解：
1.1 核心差异对比
|------------|------------------------------------------------------------------------------------------------|----------------------------------------------------------------------|
| 类别 | NOR FLASH | NAND FLASH |
| 读取速度 | 快（随机访问），像访问 SRAM 一样直接操作地址示例： short *pwAddr = (unsigned short *) 0x02; short wVal = *pwAddr; | 快（时序依赖），需通过 "命令 + 地址 + 状态判断" 读取流程：发送读命令→发地址→判就绪→读一页数据（操作 NFDATA 寄存器） |
| 写入速度 | 慢（写前需擦除，仅支持 1→0） | 快（写前需擦除，仅支持 1→0） |
| 擦除速度 | 非常慢（约 5S） | 快（约 3ms） |
| XIP 特性 | 支持（代码可直接在 Flash 上运行） | 不支持（需加载到 RAM 运行） |
| 可靠性 | 高（位反转比例＜NAND 的 10%） | 低（位反转常见，必须加 ECC 校验） |
| 接口类型 | 与 RAM 一致（地址 / 数据总线分离） | I/O 接口（总线复用，节省引脚） |
| 擦除次数 | 10000~100000 次 | 100000~1000000 次 |
| 容量范围 | 小（1MB~32MB） | 大（16MB~512MB+） |
| 主要用途 | 存储代码、关键配置数据（如 Bootloader） | 存储海量数据（如用户文件、固件镜像） |
| 价格 | 高 | 低 |
1.2 相同点（易忽略考点）
- 写操作本质限制：仅支持 1→0，必须先擦除（擦除使所有位变为 1）；
- 擦除单元统一：均以 "块（Block）" 为最小擦除单位，无法按字节擦除。
1.3 面试易错点标注
⚠️ 关键提醒：两者 0 地址不冲突！
- NOR FLASH 占用 CPU 的 BANK 地址（属于外部地址空间）；
- NAND FLASH 不占用 BANK 地址（0 地址是内部地址，需通过命令访问）。
2 CPU/MPU/MCU/SOC/SOPC 联系与区别
|----------|---------------------------------------|----------------------------------------------|----------------------------|
| 处理器类型 | 核心定义 | 核心特征 | 应用场景 |
| CPU | 运算核心 + 控制核心（由运算器、控制器、寄存器 + 总线构成） | 执行 "取指→解码→执行→写回" 四阶段，是可编程性核心 | 所有计算设备的基础核心 |
| MPU | 微处理器（增强版 CPU，无内置 RAM/ROM） | 功能强大，但需外接 RAM、ROM 才能运行代码（无独立运行能力） | 个人电脑、高端工作站（如 X86、ARM-A 系列） |
| MCU | 微控制器（片上集成 CPU+RAM+ROM + 定时器 + I/O 接口） | 单芯片可独立运行（仅需简单外围器件：电阻、电容），支持简单代码 | 单片机项目（51、AVR、STM32F103） |
| SOC | 片上系统（集成 MCU 的 "片上资源"+MPU 的 "强处理能力"） | 支持运行操作系统（如 Linux、FreeRTOS），是 "资源 + 性能" 的结合体 | 中高端嵌入式设备（手机、智能硬件） |
| SOPC | 可编程片上系统（基于 FPGA，硬件 + 软件均可重构） | 硬件可自定义（如将 FPGA 配置为 51/AVR/ARM 核心），软件与 SOC 一致 | 定制化场景（工业控制、边缘计算） |
核心区别总结（面试应答关键）
① MCU vs MPU：能否直接运行代码？
MCU：能（内置 RAM/ROM）；MPU：不能（需外接存储）；
②SOC vs SOPC：硬件是否可重构？
SOC：硬件固化（核心不可改）；SOPC：硬件可编程（核心可自定义）；
③SOC vs MCU：能否运行操作系统？
SOC：能（强处理能力 + 足够资源）；MCU：一般不能（仅支持裸机或轻量级 RTOS）。
3 什么是交叉编译？为什么需要交叉编译？
3.1 定义
在A 平台（主机） 编译出能在B 平台（目标机） 运行的可执行代码，这个过程就是交叉编译（编译器需支持跨平台）。
⚠️ 平台的两个维度：
- 体系结构（如 X86、ARM、MIPS）；
- 操作系统（如 Linux、Windows、FreeRTOS）。
示例：在 X86 Linux 主机上编译 ARM Linux 平台的可执行文件（arm-linux-gcc 编译器）。
3.2 为什么需要交叉编译？
- 目标机资源贫乏：嵌入式设备（如 MCU、低端 SOC）RAM/Flash 小，无法运行编译器；
- 目标机无操作系统：开发初期目标机未移植 OS，无法提供编译环境；
- 目标机环境限制：部分设备不允许安装编译器（如工业控制设备、安全终端）。
4 嵌入式基于 ROM 与 RAM 的运行方式区别（运行机制考点）
嵌入式程序的运行方式直接影响系统性能，需明确 "加载流程 + 速度 + 资源占用" 差异：
|------------|----------------------------------------------------------------|-----------|-----------------|-----------------------|
| 运行方式 | 核心流程 | 速度对比 | 可用 RAM 资源 | 适用场景 |
| 基于 RAM | 1. 从硬盘 / Flash 加载代码到 RAM；. 加载过程中执行重定位（地址修正）； 代码 + 数据均在 RAM 中运行 | 快 | 少（需存储所有代码 + 数据） | 对速度要求高的场景（如算法执行、实时控制） |
| 基于 ROM | 1. 代码存储在 ROM/Flash 中（不加载到 RAM）；2. 运行时仅将变量、部分代码片段搬移到 RAM | 慢（存在搬移开销） | 多（仅存储变量 + 片段代码） | 资源受限设备（如 MCU 裸机项目） |
面试应答技巧
✨ 可补充：实际开发中常采用 "混合运行方式"------
- 代码存储在 NOR FLASH（支持 XIP），直接运行；
- 变量、堆 / 栈存储在 RAM（提升读写速度），兼顾性能与资源利用率。
下一篇将更新**《ARM 体系与架构面试题（二）ARM处理器篇》**，关注不迷路！如有疑问，欢迎在评论区交流～