完整IP类型术语大合集
一、按抽象层级分类
| 术语 | 解释 |
|---|---|
| 数字IP | "通用积木"，以逻辑功能为核心，不涉及物理制造参数，可在任意晶圆厂、任意制程中使用 |
| 物理IP | "定制积木"，必须基于晶圆厂的PDK做物理层定制化设计，一厂一版、一制程一版，技术门槛极高 |
二、数字IP具体品类
| 术语 | 解释 |
|---|---|
| CPU核 | 中央处理器核心，执行指令的核心运算单元（如X86、Arm、RISC-V架构） |
| GPU核 | 图形处理器核心，用于图形渲染与并行计算 |
| NPU | 神经网络处理单元，用于AI推理/训练加速 |
| FPU | 浮点运算单元，执行高精度浮点计算 |
| DSP核 | 数字信号处理器，处理音频、通信调制等实时信号 |
| 总线 / NoC | 芯片内连接各模块的通信骨干，NoC是片上网络，适用于复杂SoC [补充] |
| PCIe控制器 | 管理PCIe总线协议的模块，连接CPU与SSD、GPU、网卡等高速外设 |
| CXL控制器 | 基于PCIe的缓存一致性互联控制器，用于CPU与加速器、内存池互联 [补充] |
| USB控制器 | 管理USB协议（USB4、Type-C等）的模块 |
| 以太网MAC | 以太网媒体访问控制器，管理数据链路层协议 |
| 内存控制器 | 管理DDR/LPDDR/HBM内存的读写时序、刷新、纠错等 |
| SATA控制器 | 传统存储接口控制器，逐步被PCIe/NVMe替代 |
| 显示控制器 | 管理显示输出（DP、HDMI、eDP），处理屏幕刷新、分辨率缩放 |
| 视频编解码器 | 硬件加速H.264/H.265/AV1等视频格式的编码与解码 |
| 音频DSP | 音频处理单元，用于音频编解码、音效增强等 |
| 加密引擎 | 硬件加速的加解密模块（AES、SHA、RSA等） |
| TRNG | 真随机数生成器，用于安全密钥生成 [补充] |
| 安全启动模块 | 保证芯片从可信代码启动的硬件安全机制 [补充] |
| 调试与追踪单元 | JTAG、嵌入式追踪、性能监测等调试模块 [补充] |
三、物理IP具体品类
3.1 高速接口物理IP
| 术语 | 解释 |
|---|---|
| SerDes | 高速串行/解串器，是PCIe、以太网、CXL等物理层的基础，112G/224G为前沿 |
| PCIe PHY | PCIe接口的物理层，负责信号驱动与接收 |
| CXL PHY | CXL接口的物理层，通常与PCIe PHY复用 [补充] |
| USB PHY | USB接口的物理层 |
| 以太网PHY | 以太网接口的物理层 |
| SATA PHY | SATA接口的物理层 |
3.2 内存接口物理IP
| 术语 | 解释 |
|---|---|
| DDR PHY | DDR/DDR2/DDR3/DDR4/DDR5/LPDDR内存的物理层接口 |
| HBM PHY | 高带宽内存（HBM）的物理层接口，用于AI芯片、高端GPU |
| 内存PHY | 内存接口物理层的统称 |
3.3 显示接口物理IP
| 术语 | 解释 |
|---|---|
| HDMI PHY | HDMI显示接口的物理层 |
| DP PHY | DisplayPort显示接口的物理层 |
| MIPI D-PHY / C-PHY | MIPI标准的物理层，用于手机/车载摄像头和显示屏 [补充] |
| eDP PHY | 嵌入式DisplayPort物理层，用于笔记本内部显示 [补充] |
3.4 模拟与混合信号IP
| 术语 | 解释 |
|---|---|
| PLL | 锁相环，用于时钟生成、倍频、同步 |
| ADC | 模数转换器，将模拟信号转换为数字信号 |
| DAC | 数模转换器，将数字信号转换为模拟信号 |
| 温度传感器 | 芯片结温监测，用于热管理和动态降频 [补充] |
| 电压/电流传感器 | 供电状态监测，配合PMU实现精确DVFS [补充] |
| 上电复位（POR） | 芯片上电时复位所有寄存器，保证逻辑从确定状态启动 [补充] |
| 内部振荡器（RC） | 基础时钟源，用于启动和低功耗模式 [补充] |
| 晶体振荡器接口 | 外接高精度晶振的接口电路 [补充] |
3.5 IO与基础物理IP
| 术语 | 解释 |
|---|---|
| GPIO单元 | 通用输入输出引脚电路，负责电平转换、驱动能力 |
| ESD保护单元 | 静电放电保护电路，每个芯片引脚都需要 |
| I/O库 | 包含各种输入输出单元的物理库 [补充] |
3.6 Chiplet/封装互连物理IP
| 术语 | 解释 | 补充性 |
|---|---|---|
| Die-to-Die接口 | 多芯片封装内互连，如UCIe、BoW、OpenHBI | [补充] |
| UCIe | 通用芯粒互连标准，Chiplet间互连的主流协议 | [补充] |
| TSV | 硅通孔，3D堆叠封装中的垂直互连技术 | [补充] |
| 微凸块 | 芯片间微米级焊接凸点，用于倒装和3D堆叠 | [补充] |
四、按应用场景/价值分类
| 术语 | 解释 |
|---|---|
| 核心计算IP | CPU核、GPU核、NPU、FPU等，大厂自研的核心壁垒 |
| 高价值物理IP | AI芯片所需的高性能物理IP，如高速SerDes/PHY（112G/224G），是国产芯片的明显短板 |
| 高速接口IP | PCIe6.0、USB4、Ethernet的控制器及PHY，大厂自研，中小厂外购 |
| 内存子系统IP | 内存控制器及接口PHY，大厂自研，中小厂向Rambus等购买 |
| 片上互连IP | 芯片内部连接各模块的总线或NoC |
| 片外总线接口IP | 连接芯片与外部设备的接口，如PCIe、USB、以太网 |
| 低速接口IP | I2C、I3C、SPI、QSPI等，用于连接传感器、EEPROM等低速外设 [补充] |
| 安全IP | 加密引擎、TRNG、安全启动、可信执行环境等 [补充] |
| 调试与测试IP | JTAG、追踪单元、DFT逻辑等 [补充] |
| 基础库IP | 标准单元库、内存编译器、ROM编译器 [补充] |
五、按来源/商业模式分类
| 术语 | 解释 |
|---|---|
| 自研IP | 大厂自主研发，不对外授权或仅内部使用（如英特尔、英伟达、龙芯） |
| 外购IP | 中小SoC企业向第三方专业厂商购买的IP |
| 授权IP | IP供应商授权给芯片设计公司使用，收取授权费（license）和版税（royalty） |
| 配套IP | 绑定晶圆厂的特殊玩家提供的简易IP，仅作为设计服务配套，技术薄弱 |
| 开源IP | 免费开放源码的IP，如RISC-V相关开源核 [补充] |
六、IP供应商及对应IP类型
| 供应商 | IP类型 | 具体IP品类 |
|---|---|---|
| Arm | 数字IP | CPU核（Cortex、Neoverse） |
| SiFive / 台湾晶心 | 数字IP | RISC-V架构CPU核 |
| Imagination | 数字IP | GPU核 |
| CEVA | 数字IP | DSP、NPU核 |
| Synopsys | 物理IP + 数字IP | SerDes、PCIe、DDR PHY、USB PHY、以太网PHY、安全IP等 |
| Cadence | 物理IP + 数字IP | SerDes、PCIe、DDR PHY、USB PHY、NoC等 |
| Siemens | 物理IP | 各类物理IP |
| Alphawave | 物理IP | 高速SerDes、PCIe、CXL、DDR PHY、UCIe |
| Rambus | 物理IP | DDR/LPDDR/HBM PHY、内存控制器、安全IP |
| 芯原股份 | 数字IP + 物理IP | VPU（视频处理单元）、GPU、NPU、显示控制器、SerDes、PHY等 |
| 灿芯股份 | 物理IP（配套） | 简易配套IP，技术薄弱，IP收入可忽略 |
| 创意电子（GUC） | 物理IP（配套） | 台积电配套物理IP |
| 智原科技（Faraday） | 物理IP（配套） | 联电配套物理IP |
| 奎芯 | 物理IP | 高速PHY、SerDes |
| 芯动（Innosilicon） | 物理IP | 高速PHY、SerDes |
| 锐成芯微 | 物理IP | 模拟IP、射频IP |
| 纳能微 | 物理IP | 模拟IP、射频IP |
| 澜起科技 | 数字IP + 物理IP | 存储控制器（数字）和PHY（物理），仅聚焦存储领域，不做通用IP |
| 龙芯 | 自研IP | 全自研架构和IP（CPU核、互连等），仅自用不对外授权 |
| Arteris | 数字IP | NoC（片上网络）互连IP [补充] |
| Alphawave（重复） | 物理IP | UCIe（Chiplet互连标准）[补充] |
七、关键概念辨析
| 概念对 | 核心区分 |
|---|---|
| 数字IP vs 物理IP | 数字IP是"通用积木"，跨厂跨制程；物理IP是"定制积木"，绑定制程/晶圆厂 |
| 控制器 vs PHY | 控制器是数字IP（管理协议），PHY是物理IP（处理信号），两者配对使用 |
| 片上 vs 片外 | 片上模块集成在芯片Die内；片外模块是主板上独立芯片 |
| 自研 vs 外购 | 大厂自研核心IP构建壁垒；中小厂外购IP降低设计难度和成本 |
| MAC vs PHY | MAC（媒体访问控制器）是数字IP，PHY是物理IP，两者组合成完整网络/接口 |
| NoC vs 总线 | 总线适合简单系统，NoC（片上网络）适合复杂多核SoC，提供更高带宽和可扩展性 [补充] |
八、补充说明
| 补充类别 | 说明 |
|---|---|
[补充] 标记 |
原文未详细展开，但属于IP类型完整清单中常见的术语，根据行业通用知识补充 |
| 建议 | 若只需要原文出现过的术语，请使用上一版回答；本版适用于完整参考 |
总结 ：本表共收录 数字IP 约 18 种、物理IP 约 25 种，覆盖了芯片设计中最核心的IP类型，可供技术研究或学习参考。