芯片设计

GPT-Synopsys 拆解：从调用 EDA 工具到成为专家用户，芯片设计 Agent 闭环的分工与红线九月三十日，Synopsys 和 OpenAI 官宣多年期战略合作，共同开发芯片设计专用模型 GPT-Synopsys。

从“程序是什么”到 NEMU：用代码读懂 PA1《开天辟地的篇章》本文基于 ysyx-workbench/nemu 的实际代码，梳理 PA1《开天辟地的篇章》中的核心思想：计算机由存储器、CPU、寄存器、PC 和指令组成；程序运行的本质，是“取指、执行、更新 PC”的不断循环，也是一个宏大的状态机。

一颗芯片如何从想法变成可出货的硅片,全流程解析由于自己一直想做FPGA+SDR实现一个蓝牙功能，就顺便发散下：一颗芯片如何从想法变成可出货的硅片下面按真实产业顺序，把芯片从规格、行为/架构、RTL、验证、综合、DFT、物理设计、掩模、晶圆制造，到封装测试和量产写完整。

AI训练RDMA性能Profiling：瓶颈定位与调优方法论摘要：本文聚焦AI集群RDMA性能Profiling，从芯片RTL与寄存器级深度剖析RNIC数据流、拥塞控制与GPUDirect通路。结合NCCL硬件加速与多平面拓扑，提供万卡集群尾延迟瓶颈定位、硬件级调优及故障排查的实战方法论，为资深网络芯片与架构工程师提供硅片级的性能优化指南。

800G RNIC芯片设计挑战：PCIe Gen6与DMA引擎架构 —— 面向AI超大规模集群的硬件实现深度解析📑 目录摘要：本文深度剖析800G RNIC芯片架构，从RTL数据流、PCIe Gen6 DMA引擎到MRC协议硬件卸载，量化解析AI集群中的纳秒级延迟与拥塞控制，为RDMA芯片工程师提供设计验证级参考。

AI多租户集群的RDMA隔离：PD/MR/ACL硬件实现 —— 面向大模型训练/推理的硅级安全架构一、前言/AI场景背景二、核心原理与协议深度三、硬件架构深度剖析四、AI通信的硬件加速实现五、实战部署与深度配置六、性能深度分析与基准测试七、典型故障深度排查八、总结与设计trade-off 参考资料

从 RTL 到 GDSII：人与 AI 协作,用开源 EDA 工具链完成 SHA-256 芯片的 SoC 集成与签核全流程（附完整流程+代码）这不是一篇「我用 AI 生成了一块芯片」的炫技文。上一篇已经做了SHA-256的设计到签核，本次基于集成到SoC上。这是 283KB 协作文档、83 个正式任务、58 次崩溃、11 次作废重来之后的完整复盘。两个 AI + 一个人,用一个星期、约 5 亿 token,用全开源 EDA 工具链,把一颗 SHA-256 核心从 RTL 做到了 signoff 级 GDSII。我想讲清楚:这个过程中 AI 到底干了什么、人在哪里介入、难点是怎么一层层被挖穿的。

芯片设计中的ECO#灵感# 记录一下新学的词ECO:全称：Engineering Change Order（工程变更指令/工程更改单）。

OpenAI发布首款自研芯片Jalapeño：9个月流片，AI设计芯片的时代来了6月24日，OpenAI联合Broadcom（博通）和Celestica，正式发布了首款自研AI推理加速器——Jalapeño。

VHawk-Lint——军工FPGA/ASIC设计质量自主可控的基石在国产替代加速推进的背景下，军工电子装备的自主可控已成为国家战略的核心诉求。FPGA与ASIC设计广泛应用于航空、航天、轨道交通等高可靠领域，其HDL代码质量直接决定了系统的安全性与可靠性。

芯片设计后端工作流程详解芯片设计遵循“自顶向下”思路，分为规格定义、系统设计、前端设计和后端设计四大阶段。前端聚焦逻辑功能实现，如同绘制“功能蓝图”；后端设计（物理设计）则将蓝图转化为可制造的物理版图，直接决定芯片PPA（性能、功耗、面积）核心指标，是芯片从抽象逻辑走向实体的关键，全程需反复验证优化，确保稳定量产。

AI 12小时设计CPU完整解析：从219字到RISC-V内核的技术突破2026年4月，AI芯片设计初创公司Verkor.io发布了一项震动行业的研究成果：其AI智能体系统Design Conductor，仅凭一份219字的需求文档，在12小时内自主完成了一款RISC-V CPU核心的全流程设计。

芯片IP类型术语大合集总结：本表共收录数字IP 约 18 种、物理IP 约 25 种，覆盖了芯片设计中最核心的IP类型，可供技术研究或学习参考。

研发一款CPU/SoC，到底需要哪些IP和功能单元？CPU 核心GPU 核心NPU / AI 加速单元DSP（数字信号处理器）FPU（浮点单元）L1 / L2 / L3 缓存

正在努力的网络架构师

芯片MPW和Full MaskFull Mask技术是一种芯片制造方法，通过为每一层电路设计制作完整的掩膜版（Mask），直接用于晶圆生产。这种方法适用于大规模量产，具有较高的生产效率和一致性。Full Mask技术的成本较高，因为每一层掩膜版都需要单独制作，但适合订单量大的成熟产品。

汽车IC的ESD防护：电磁兼容性能的隐形关键在汽车智能化趋势中，高度集成与微型化的集成电路（IC）已成为关键组件。这些芯片不仅要经受复杂路况的严峻挑战，还需抵抗静电放电（ESD）引发的电磁干扰，保证电磁兼容（EMC）性能的稳定。作为电子设备最常见的电磁干扰来源，ESD的防护设计直接决定汽车IC的可靠性及使用寿命。本文通过行业实例与先进技术，解析汽车IC的ESD防护思路与优化策略。

ASIC IO/PAD的区别IO 是逻辑接口概念，PAD 是物理实现单元； IO 决定“功能”，PAD 决定“能不能安全地连到芯片外面”。

前端学习14：sdc 文件(2)目录多周期路径set_multicycle_path异步时钟get_pinsget_portsset_max_delay

前端设计：CRG 2--CDC检查上篇是：CRG- clock目录1、CDC 检查使用spyglass 工具。2、spyglass工具

前端学习12：概念QOS、MSI#灵感#一些概念目录QoSMSI（）MSI 的工作原理（简化版）清理中断：什么是 BAR？Prefetchable vs Non-Prefetchable 的区别