I²C 总线自上世纪八十年代由 Philips 半导体（现 NXP）提出以来，凭借其仅需两根信号线的简洁架构，已成为板级嵌入式系统中连接微控制器与低速外设的事实标准。尽管协议本身并不复杂，但在实际驱动开发中，开漏结构与上拉电阻的配合、重复起始信号的正确使用、应答信号的精确控制等细节，往往是初学者乃至有经验的工程师容易出错之处。本文基于对一份 I²C 学习笔记的梳理，结合自身理解，对协议原理、读写流程及工程实践要点做一系统总结。
一、硬件层面的逻辑根基：开漏输出与"线与"
I²C 总线的物理层设计与其电气逻辑密不可分。SDA 和 SCL 两条线上，所有设备的引脚均以开漏（Open‑Drain）方式连接到总线，并在外部接入上拉电阻至电源。这一结构的直接后果是：总线的高电平并非由任何设备主动驱动，而是由电阻"拉"上去的；低电平则由某个设备通过内部下拉 MOSFET 将总线对地短路实现。
这种设计的首要意义在于避免总线冲突。若某设备采用推挽输出强行拉高，而另一设备试图拉低，则形成从电源到地的直通通路，可能损坏器件。开漏结构天然规避了这一风险------任何设备只能拉低或"释放"（高阻态），无法主动输出高电平，从而允许多个设备共享同一条总线而无需担心短路。
"线与"逻辑由此成立：只要有一个设备输出低电平，总线即为低；只有当所有设备均处于高阻态时，总线才被上拉电阻恢复为高。这一机制不仅实现了电平共享，也为多主机仲裁提供了基础------当两个主机同时发送起始信号时，先拉低 SDA 的一方获胜，另一方通过检测 SDA 与自身输出的差异感知冲突并退出。
实践中，上拉电阻的取值需在上升时间与功耗之间折中。笔记中给出的 4.7 kΩ ~ 10 kΩ 是常见范围，但实际选择应结合总线电容与通信速率。例如，400 kbps 快速模式下，若总线电容较大，可能需要 2.2 kΩ 以保证上升沿陡峭；而低功耗场景则可选用 10 kΩ 甚至更大，但需确认仍能满足数据有效时间要求。
二、通信时序中的四个原子操作
I²C 的每次事务都由起始信号、数据传输、应答位和停止信号构成。其中起始与停止条件均要求在 SCL 高电平时改变 SDA 电平------起始为 SDA 下降沿，停止为 SDA 上升沿。这一特征使得总线空闲状态被明确定义为 SCL 与 SDA 同时为高。
数据传输过程中，SCL 低电平期间允许 SDA 变化，SCL 高电平期间 SDA 必须保持稳定，以保证接收方正确采样。每个字节传输后跟随一个应答位时钟周期，接收方通过拉低 SDA（ACK）表示成功接收，保持高（NACK）则表示未能接收或传输结束。
值得注意的一个细节是：NACK 在写操作中通常表示从机错误（如地址不匹配、寄存器无效、缓冲区满），而在读操作中则是主机主动发出的结束信号------主机在最后一个字节之前将应答控制位置为 NACK，告知从机不必再发送后续数据。这一双向语义需要根据通信方向区分理解。
三、写操作：线性、单向、应答驱动
I²C 写操作的结构相对直观。主机依次发送：起始信号 → 从机地址（方向位为 0）→ 寄存器地址 → 若干数据字节 → 停止信号。每一步之后都需要等待并检查从机返回的 ACK，一旦收到 NACK，主机应决定是否重试或报错终止。
笔记中强调的一个工程要点是：在整个写过程中，主机始终处于发送角色，从机仅通过应答位提供最基本的流控。这意味着写操作不涉及数据方向切换，也因此不需要重复起始信号。从机若因内部处理未就绪而无法接收下一个字节，可通过拉低 SCL 实现时钟延展（clock stretching），不过并非所有从机都支持这一机制，驱动实现时最好预留超时处理。
实际代码实现中，常见错误包括：在发送地址或寄存器值后未等待 IIF 中断标志就清除应答状态；或者在发送最后一个字节后立即产生停止信号而忽略了从机对该字节的应答。正确的做法是每个字节写入 I2DR 后，等待 IIF 置位，清除中断，再检查 RXAK 位，确认 ACK 后方可继续。
四、读操作：复合事务与重复起始的必要性
读操作比写操作复杂一个层级。主机要从从机的特定寄存器读取数据，必须先告知从机寄存器的地址------这本身就需要一次"写"操作。因此，一个完整的读事务通常包含两个阶段：
-
伪写阶段：发送起始信号 → 从机地址（方向位 0）→ 寄存器地址，收到 ACK 后并不发送停止信号。
-
读阶段：发送重复起始信号（Re‑START）→ 再次发送从机地址（方向位 1）→ 依次接收数据字节，主机在最后一个字节前主动发送 NACK，然后发送停止信号。
重复起始信号（Re‑START）的关键作用在于不释放总线的情况下切换通信方向。若在两个阶段之间插入一个 STOP 信号，总线将回到空闲状态，此时若要再次发起通信，则需要重新仲裁并重新寻址，而且某些从机（如部分 EEPROM）在收到 STOP 后会内部复位地址指针，导致后续读取到的数据并非期望的寄存器内容。
笔记中特别提到了"伪读"操作------某些 I²C 控制器要求在真正读取 I2DR 之前先对该寄存器进行一次访问，以触发接收时序。这是硬件设计带来的额外步骤，并非协议本身的要求，但在编写底层驱动时需对照芯片参考手册确认是否需要。
读操作中的应答控制权归属于主机。除了最后一个字节之前主机需置位 TXAK 以准备发送 NACK 外，其余字节均需清除 TXAK 以回复 ACK，通知从机继续发送。若主机在倒数第二个字节时仍回复 ACK，从机会认为主机还想接收下一个字节，从而在最后一个字节后产生额外的时钟周期，导致通信错位。
五、读写对比与工程注意事项
从笔记中的对比表格可以提炼出几点核心差异：
-
起始信号的次数：写操作为一次 START，读操作为 START + Re‑START。
-
方向位的变化：写操作全程为 0，读操作先发 0（定位地址）后发 1（读取数据）。
-
应答的控制方：写操作中应答由从机给出，主机被动检测；读操作中除第一个地址字节外，后续应答由主机主动发出。
-
事务的对称性：写操作是线性序列，读操作是一个"写‑读"嵌套结构。
在工程实践中，除了前述的上拉电阻选型和空闲状态判断外，还有几点值得补充：
-
中断 vs 轮询：笔记建议优先采用中断方式处理 IIF 标志。这一点对于实时性要求较高的系统尤为重要------轮询会阻塞 CPU 直到 I²C 传输完成，而中断驱动可以在等待应答的同时执行其他任务。但需注意中断服务程序中应尽快清除标志位，避免重复进入。
-
仲裁丢失的处理：在多主机系统中，仲裁丢失标志 IAL 可能被置位。此时主机应释放总线、清除标志、稍后重试。笔记中虽未展开，但驱动中对此情况的处理是健壮性的体现。
-
时钟速度与上升时间：快速模式（400 kbps）下，SCL 高电平最短时间为 0.6 μs，低电平为 1.3 μs。若上拉电阻过大导致上升沿超过该时间，从机可能采样到错误电平。使用示波器测量 SDA/SCL 边沿是调试 I²C 通信问题最直接有效的方法。
-
7 位地址与 10 位地址：笔记中提到最多支持 128 个设备，这是针对 7 位地址空间（实际可用地址为 112 个，因为保留了一些特殊地址）。10 位地址模式可扩展至更多设备，但多数消费级传感器仍使用 7 位地址，设计时务必核对数据手册。
结语
I²C 协议的魅力在于其简约性与扩展性的平衡。开漏结构与上拉电阻的巧妙配合，使得多设备共享总线成为可能；应答机制提供了基础的可靠性保障；重复起始信号则在不打断总线占用的前提下实现了方向切换。理解这些设计背后的权衡，远比死记硬背代码片段更有价值。
在实际开发中，常见的问题往往并非协议本身，而是对控制器寄存器行为的误解------比如忽视伪读要求、未正确处理中断标志、或者混淆了 TXAK 与 RXAK 的含义。对照数据手册中的时序图，逐步骤验证波形，是解决问题的可靠路径。希望本文的总结能为正在学习或调试 I²C 的同行提供一点参考。