逐周期限流+频率折返+热关断:TPS54360DDAR的全套保护机制解析

TPS54360DDAR来自德州仪器,是一颗60V输入、3.5A输出的降压DC-DC转换器。它的参数在电源芯片家族里不是功率最大的------3.5A、HSOP-8封装------但它在一件事上做得很扎实:把60V(65V绝对最大)的宽输入范围、92mΩ的高侧MOSFET、146μA的静态电流、以及Eco-mode™轻载高效模式,全部集成进一颗4.89×3.9mm的HSOP-8封装里,让你用一颗芯片就搞定从12V到48V甚至抛负载脉冲的工业电源设计。这不是一颗普通的降压芯片,而是一颗在工业控制、汽车电子、通信设备领域被无数工程师验证过的"宽压电源硬通货"。

1. 核心定位:60V输入,3.5A输出,工业电源的"黄金组合"

TPS54360DDAR的核心参数构成了工业降压应用的"黄金组合":

参数
输入电压范围 4.5V ~ 60V(绝对最大65V)
输出电压范围 0.8V ~ 58.8V(可调)
输出电流 3.5A连续,4.5A峰值限流
集成高侧MOSFET 92mΩ
拓扑 电流模式控制降压

4.5V~60V的输入范围意味着什么?12V系统(10V-14V)、24V系统(18V-32V)、48V系统(36V-60V)------全部一颗芯片覆盖。更重要的是,绝对最大65V的耐压让它可以承受ISO 7637标准中的抛负载脉冲,这是汽车电子和工业设备的关键要求。

2. 宽输入的核心价值:从12V到48V,一颗芯片打天下

在实际工业场景中,输入电压从来不是恒定的。12V系统在发动机启动时可能掉到6V,在发电机故障时可能冲到40V;48V系统的电压范围更宽,甚至需要承受抛负载脉冲。

TPS54360DDAR的应对策略很全面:

4.5V最小输入:支持冷启动时电压跌落的场景,也兼容5V USB输入

60V正常工作,65V绝对最大:覆盖48V系统的最高电压,同时承受ISO 7637-2的抛负载测试(12V系统抛负载可达87V?这里65V足够24V系统,48V系统需确认)

宽输出范围0.8V~58.8V:从FPGA/ASIC的核心电压(0.9V/1.0V/1.8V)到工业I/O供电(3.3V/5V/12V/24V),甚至接近输入电压的降压输出,都能直接实现

3. Eco-mode™:轻载高效,待机功耗一降到底

TPS54360DDAR采用了TI的Eco-mode™脉冲跳跃模式,这是它在轻载效率上的核心武器。

传统PWM控制器在轻载时仍然以固定频率开关,开关损耗占主导,效率直线下降。Eco-mode在轻载时自动跳过部分脉冲,降低有效开关频率,从而减少损耗。

实际数据:

  • 工作静态电流:146μA(典型值)------无负载时芯片自身只消耗146μA

  • 关断电流:2μA------EN引脚拉低后,芯片几乎不耗电

在工业传感器、电池供电设备、待机功耗敏感的应用中,这个数字意味着更长的续航和更低的温升。

4. 集成与保护:92mΩ MOSFET + 全套保护

TPS54360DDAR集成了一个92mΩ的高侧N沟道MOSFET。这个Ron值意味着导通损耗很低,在3.5A满载时,MOSFET上的压降仅约0.32V,功耗约1.1W,配合PowerPAD™封装可以轻松散热。

保护功能也很齐全:

保护功能 说明
逐周期电流限制 4.5A最小峰值电感电流限流,防止过载
频率折返保护 过载时降低开关频率,保护外部元件
热关断 芯片过热时自动关闭,温度回落恢复
过压保护 输出电压异常升高时关断
可调UVLO 通过EN引脚电阻分压设置启动电压和迟滞

逐周期限流和频率折返的组合,确保了在输出短路或过载时,芯片和外围元件不会损坏。

5. 灵活的开关频率:100kHz~2.5MHz,效率与尺寸任你选

TPS54360DDAR的开关频率可以通过RT/CLK引脚外接电阻在100kHz至2.5MHz范围内调节。

低频(100kHz~500kHz) :开关损耗低,效率高,适合对效率要求苛刻、对体积不敏感的应用

中频(500kHz~1.5MHz) :平衡点,大多数工业应用的常见选择

高频(1.5MHz~2.5MHz) :可使用更小的电感和输出电容,适合空间受限的设计,但开关损耗会增加

芯片还支持外部时钟同步,可以将开关频率同步到外部时钟源,方便多颗电源芯片协同工作,避免差拍噪声。

6. 封装与散热:HSOP-8 with PowerPAD™,4.89×3.9mm

TPS54360DDAR采用8引脚HSOP封装 (High Thermal Efficiency SOP),带PowerPAD™散热焊盘 ,尺寸4.89mm × 3.9mm

PowerPAD™的优势:

  • 底部裸露焊盘:直接焊接到PCB地平面,散热路径短

  • 低热阻:在3.5A输出时,即使效率90%,也有约1.5W~2W的功耗需要散发,PowerPAD™是关键

  • 小尺寸:4.89×3.9mm,比很多同样电流能力的D2PAK封装小得多

布局要点:PowerPAD必须通过多个过孔连接到PCB内层地平面,以提供足够的散热能力。

7. 工作温度:-40°C到150°C,工业级"全能选手"

TPS54360DDAR的结温工作范围是**-40°C到150°C**。

这个温度范围意味着:

  • 户外设备:北方冬季-40°C严寒启动无忧

  • 工业现场:密闭机箱内高温环境稳定运行

  • 车载应用:发动机舱附近的温度波动不影响

150°C的结温上限提供了充足的热设计余量。同系列还有Q1汽车级版本(TPS54360QDDARQ1),通过了AEC-Q100认证,适合对可靠性要求更高的汽车应用。

8. 典型应用与设计资源

基于上述特性,TPS54360DDAR适合这些场景:

工业电源

  • PLC、DCS的24V转5V/3.3V供电

  • 工业传感器、变送器的电源

  • 工厂自动化设备的分布式电源

汽车电子

  • 车载信息娱乐系统(12V转5V/3.3V)

  • 车身控制模块

  • 高级驾驶辅助系统的辅助电源

  • 需Q1版本

通信设备

  • 48V通信电源转低压

  • 基站、路由器的负载点电源

通用降压

  • 电池供电设备

  • 分布式电源系统

  • 负载点转换

设计资源

  • WEBENCH® Power Designer:TI的在线设计工具,输入参数即可生成完整原理图、BOM和仿真结果

  • TPS54360EVM-182评估模块:官方评估板,可快速测试芯片性能

  • 数据手册:TI官网提供完整的数据手册,包含详细的设计公式和布局指南

9. 设计注意事项

电感选择:根据开关频率、输入输出电压、负载电流计算电感值。数据手册提供详细计算公式。

输入电容:建议使用低ESR陶瓷电容(X5R或X7R),靠近VIN和GND引脚放置,最小化回路面积。

续流二极管:外接肖特基二极管,选择反向耐压高于最大输入电压、电流能力大于峰值电感电流的型号。

输出电容:根据输出纹波和瞬态响应要求选择,建议使用陶瓷电容或电解电容+陶瓷电容的组合。

PCB布局:SW节点是开关节点,续流二极管和输出电感应靠近SW引脚,并尽量减小PCB导体面积,防止电容耦合。

散热设计:PowerPAD™必须通过多个过孔连接到PCB地平面,必要时在内层和底层增加铜箔面积辅助散热。

如果你正在设计工业控制器、车载电子、通信设备,或者任何需要宽输入电压降压转换的产品,这颗4.89×3.9mm的HSOP芯片值得放进你的备选清单。

规格速览

参数
品牌 Texas Instruments(德州仪器)
类型 降压DC-DC转换器
输入电压 4.5V ~ 60V(绝对最大65V)
输出电压 0.8V ~ 58.8V(可调)
输出电流 3.5A连续,4.5A峰值限流
集成MOSFET 92mΩ高侧
静态电流 146μA(工作),2μA(关断)
轻载模式 Eco-mode™脉冲跳跃
开关频率 100kHz ~ 2.5MHz(可调/可同步)
保护功能 逐周期限流、频率折返、热关断、过压保护、可调UVLO
封装 HSOP-8 with PowerPAD™(4.89×3.9mm)
工作结温 -40°C ~ 150°C
车规版本 TPS54360QDDARQ1(AEC-Q100)
设计工具 WEBENCH® Power Designer
评估模块 TPS54360EVM-182
应用 工业电源、汽车电子、通信设备、分布式电源、负载点转换

降压DC-DC转换器 | TPS54360DDAR | 德州仪器电源芯片 | 60V输入 | 3.5A输出 | 92mΩ MOSFET | Eco-mode轻载高效 | 146μA静态电流 | HSOP-8封装 | PowerPAD散热 | 工业级-40°C~150°C | 12V转5V | 24V转3.3V | 48V转12V | ISO 7637抛负载 | 可调UVLO | 100kHz-2.5MHz频率 | 外部时钟同步 | 逐周期限流 | 频率折返保护 | 汽车电子电源 | 工业控制电源 | 通信设备电源 | WEBENCH设计工具 | TPS54360EVM | 替代LM22670 | 替代LT8631 | TI电源方案 | 宽输入降压

Email: carrot@aunytorchips.com

相关推荐
仲南音1 天前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20202 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy2 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia2 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20202 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子3 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
9527华安3 天前
FPGA纯verilog代码ISP图像处理培训教程,基于IMX214,提供工程源码+视频教程+FPGA开发板
图像处理·fpga开发·isp·imx214·mipi
千寻xun4 天前
二、实战篇-NVME SSD控制之ZYNQ实现(六)-读写NVME SSD硬盘数据
fpga开发·nvme·nvme ssd
千寻xun4 天前
二、实战篇-NVME SSD控制之ZYNQ实现(三)
fpga开发·nvme ssd·nvme协议