文章目录
- 一、介绍
- 二、晶体管
- [三、摩尔定律 (1965) ------ 几何缩微/空间微缩](#三、摩尔定律 (1965) —— 几何缩微/空间微缩)
- [四、华为韬定律 (2026) ------ 时间缩微](#四、华为韬定律 (2026) —— 时间缩微)
一、介绍
2.告别"瘦身内卷"，芯片开始比拼"路网规划"了｜新民·科技前沿
3.当晶体管小无可小，那就让电子跑得更快！上海交大研究员解读华为"韬定律"
5.教授解读华为"韬定律"：它如何开辟了我国自主研发芯片新路径｜新科普
二、晶体管
要理解芯片，首先要理解晶体管，而要理解晶体管，就得回到一个更早的年代。1946年，世界上第一台通用计算机ENIAC诞生。它重达30吨，占地170平方米，"肚子"里塞满了近1.8万根真空管。这台庞然大物，第一次让人类看到了电子计算的曙光。
一年后，贝尔实验室的三位科学家------巴丁、布拉顿和肖克利------发明了一种全新的电子开关：晶体管。它不需要加热灯丝，不需要巨大的玻璃管壳，靠的是一小块半导体材料就能实现真空管的全部功能。更重要的是，它不仅小巧，而且可以大规模、低成本地制造。
1959年，德州仪器工程师杰克·基尔比做出了一个划时代的创举：他把好几个晶体管连同电阻、电容一起，做在了同一块半导体材料上。这就是世界上第一块集成电路，芯片的雏形就此诞生。随后，仙童公司发明了平面制造工艺，让芯片的大规模量产成为可能。
三、摩尔定律 (1965) ------ 几何缩微/空间微缩
1965年，英特尔联合创始人戈登·摩尔 在《电子学》杂志上发表了一篇文章。他观察到一个规律：集成电路上可容纳的晶体管数量，大约每两年就会翻一倍 。这个预言后来被称为"摩尔定律" 。它的影响是革命性的：每隔一两年，同样大小的芯片上可以塞进多一倍的晶体管，算力翻倍。
于是，一场席卷全球的"晶体管瘦身竞赛"正式打响------1971年，英特尔推出了世界上第一款微处理器4004，上面集成着2200多个晶体管，每个晶体管的尺寸大约是10微米；1993年，奔腾处理器问世，晶体管数量迈过300万大关；到了2023年，苹果的M2 Ultra芯片已经集成了1340亿个晶体管......如今最先进的制程已经推进到3纳米甚至2纳米。
这股疯狂的"瘦身动力"，驱动着人类手机从"砖头"变成"掌上电脑"，驱动着互联网、AI和万物互联的全面到来。有专家点评说，摩尔定律是过去六十年人类科技文明最重要的引擎之一。
然而，"竞赛"终有尽头。为什么晶体管不可能无限缩小？答案藏在最基本的物理学里------
晶体管像一个微型的"水龙头"，通过一个叫"栅极 "的开关来控制电流的通过。制程越先进，栅极长度 （或晶体管的沟道长度）就越短。
当一个晶体管小到栅极的绝缘层只有几个到十几个原子厚时，问题出现了：栅极下方的绝缘层变得极薄，薄到部分电子失控。这意味着，当晶体管缩到原子尺度，整个物理规则都变了，经典的控制方式彻底失效。
不仅是物理极限，还有经济极限。建设一条先进制程的生产线，成本高得令人咋舌。一座3纳米晶圆厂的建设费用超过百亿美元；5纳米芯片的设计成本超过5亿美元。如此巨大的投资，能换来多少性能提升呢？答案是：制程越先进，继续"瘦身"的性价比正在断崖式下跌。
当下，晶体管的"几何缩微"之路正在同时撞上物理的南墙和经济的冰山。一个所有人都心知肚明的问题浮出水面：摩尔定律见顶之后，芯片性能还能靠什么继续提升？
四、华为韬定律 (2026) ------ 时间缩微
1.背景
今天，故事来到"韬定律 "------别让晶体管瘦身了，改成让信号跑得更快。这就是"时间缩微"替代"几何缩微"的核心含义。
值得关注的是，当摩尔定律这棵大树生长速度放缓，全球半导体产业的创新力量正在多个方向上"开枝散叶"------其中一个热门的方向叫"芯粒技术 "，它的思路是，与其把所有功能都挤在一颗超大芯片上，不如把它们拆成一个个"积木块" ，最后用先进封装技术把它们"拼"在一起；还有一个方向是硅光子技术，科学家的设想是，用光来取代电，作为芯片之间，乃至未来芯片内部的高速通信方式，从而实现超高速、低功耗的数据传输；此外，新材料探索也在如火如荼地推进------人类正在寻找硅材料的接班者。
通俗地说，"时间缩微"缩的是延时，包括各个层级上信号传播的延时。降低延时，本来就是集成电路、芯片和电子系统追求速度与性能提升的核心目标之一。
摩尔定律 着眼于"空间微缩"，即在物理上把晶体管做小 ，以降低延时并提升集成度 。过去几十年，缩小晶体管尺寸是推动半导体产业发展的重要动力，但它并不是降低延时的唯一手段。当前，先进工艺越来越贵，收益却越来越小，尤其在先进制程获取受限的情况下，如何利用可获得的工艺继续提升性能，就变得更加重要。
摩尔定律在工艺和器件层面，通过空间微缩降低延时；韬定律 则给出了更多维度。电路级可以通过逻辑折叠，更具体地说包括三维堆叠、混合键合等技术，提升单位面积集成度，拉近模块之间的距离，降低数据传输延迟和功耗；芯片级可以通过架构设计、高速互连降低延迟；系统级则可以通过任务优化、协议优化、调度优化等降低服务延迟。
韬定律，电路层进行逻辑折叠 (LogicFolding)，让本来应该平面传信号，现在竖起来。节约传输时间。
2.韬(τ)定律
华为韬定律（τ 定律，Tau Scaling Law）是华为于2026 年 5 月 25 日在 ISCAS 2026 大会上提出的后摩尔时代半导体发展指导原则，核心是以时间缩微 (τ scaling) 替代传统几何缩微，将优化重心从 "缩小晶体管尺寸" 转向 "压缩信号延迟时间"
█ 什么是"韬（τ）"？
韬（τ），是时间常数的符号。它是物理学和工程学中的一个重要参数，用于描述系统对输入信号或扰动的响应速度。
例如，在RC（电阻-电容）电路中，τ=R×C，表示电压电流衰减至1/e（≈36.8%）所需的时间，单位为秒。在RL（电阻-电感）电路中，τ=L/R，表示电感电流衰减至1/e（≈36.8%）所需的时间。
在热学里，热电偶的时间常数τ，是指采用集总参数法分析时，物体过余温度降到初始过余温度的36.8%所需要的时间。
所以，我们可以看出，韬（τ）可以用来衡量响应速度的快慢、信号衰减的速度、数值动态变化的过程。韬（τ）越小，系统响应越快，或者衰减越快，惯性越弱。
█ "韬（τ）定律"是什么意思？
华为的"韬（τ）定律"，指出：
以"时间缩微"替代"几何缩微"，以系统性降低时间常数（τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。
这里的"韬（τ）"，并没有具体的物理公式，而是隐喻性/目标性术语（借用了这个概念）。它的时间，主要指的是信号传播时延（例如信号在芯片内部的传播时延、信号在芯片与芯片之间的传播总时延）。
搞过通信的同学都知道，数据传输过程中，除了速率带宽之外，时延也很重要。时延越低，整个系统的反应速度就越快，整体的节奏也就越快。
在芯片里，有一个时钟频率的概念。例如CPU，就经常会说主频多少GHz之类。芯片的时钟频率，本质就是单位时间内芯片能够完成多少次基础操作。
一直以来，半导体领域所遵循的摩尔定律，属于"几何缩微"。也就是说，通过半导体工艺的不断升级，将晶体管尺寸不断缩小，从而在单位面积上集成更多晶体管，从而实现算力的增强。
但是，目前，半导体工艺制程已推进至3纳米、2纳米，甚至1.4纳米。晶体管尺寸已逼近原子尺度，物理极限与制造工艺都走进了瓶颈，成本方面也面临巨大挑战。
所以，业界普遍认为，摩尔定律已经逼近终结，很可能会失效。
华为提出"韬（τ）定律"，显然是为了跨越传统工艺路径的局限，探索出一条新的可持续演进路线。
"韬（τ）定律"聚焦于"时间缩微"，通过重构互连架构、优化信号路径、引入新型封装与光电协同等手段，直接降低信号在晶体管之间、芯粒之间乃至芯片之间的传播耗时，从而在不单纯依赖晶体管尺寸缩小的前提下，实现更高效的指令执行与数据吞吐。
一句话总结韬定律：用压缩信号传播延迟替代缩小晶体管尺寸，以架构和系统优化换性能，摆脱对先进光刻机的依赖。