一、统一的受控阻抗
确保信号线及其返回路径具有统一的受控阻抗，在线路传输过程中，如果信号遇到线路阻抗的变化或不均匀，就会受到反射，导致振铃和信号失真。信号上升时间越快，不受控制的线路阻抗变化引起的信号失真就越大。
**1、确保均匀的传输线阻抗：**设计时应确保信号传输线（迹线）及其返回路径（通常是地平面或电源平面）在整个传输过程中具有统一的阻抗。这通常意味着信号线宽度、厚度以及与参考平面的距离在整个PCB中保持一致。信号线和返回路径应该设计成一种特定的传输线类型如微带线或带状线，它们具有特定的阻抗特性。
**2、端接匹配：**在信号源端和接收端使用适当的端接电阻，以匹配信号线的特性阻抗。这有助于减少由于阻抗不匹配引起的反射。
**3、统一参考平面：**将信号返回路径作为靠近信号层放置的统一平面，走线不要存在跨分割的问题。
二、避免阻抗不连续
信号在传输过程中遇到阻抗不连续，它将遭受反射，从而导致振铃和信号失真。以下几种情况会引起阻抗不连续：
**1、当信号在其路径中遇到过孔时：**所以高速信号设计时，能少打孔就少打孔，通过使用更小的微孔和HDIPCB技术，最大限度地减少由过孔和过孔短线引起的不连续性的影响;
2、当信号分支成两条或多条线时： 在PCB设计中减少信号线分支（跟踪）的长度，特别是在信号源和负载之间，通常是指信号线在分支时产生的额外长度，这些分支可以是信号线到过孔、连接器或器件引脚的直接连接。当在多个地方使用信号时，应当以菊花链方式而不是多点分支方式进行布线。
**3、走线直角或锐角：**避免复杂的走线路径和急剧的弯曲，这可能会引起阻抗的不连续性。尽量使用直线和平滑的曲线。
**4、连接器引脚或接触点：**连接器引脚或接触点（材料或宽度与走线不同）通常具有不同于PCB传输线的阻抗特性，导致阻抗不连续，在连接器处，信号线尽可能短，信号返回路径尽可能宽;
三、降低走线串扰
降低高速PCB信号走线的串扰，是确保信号完整性的重要方面。串扰是指一个信号线中的信号通过电磁场耦合到相邻信号线上，产生不希望的噪声。高频率信号更容易与邻近的信号线产生电磁耦合，导致串扰，造成信号质量下降，一般采用以下措施进行优化：
**1、增加走线间距：**增加信号线之间的距离可以减少相邻走线之间的电容和电感耦合，从而降低串扰，一般建议3W的走线间距;
**2、使用地线隔离：**在信号线之间放置地线或地平面可以提供一个低阻抗的返回路径，有助于减少串扰。
**3、差分信号：**使用差分信号传输可以显著降低串扰的影响，因为差分对的信号变化产生的磁场会相互抵消。
4、使用屏蔽： 对敏感信号线使用屏蔽或在信号线周围布置屏蔽层，可以减少外部电磁场的影响。
5、优化层叠设计： 在多层PCB设计中，将信号线放在内部层，并在其两侧放置地平面，可以提供屏蔽并降低串扰。
**6、控制走线并行长度：**保持信号走线尽可能短，减少信号线之间的并行长度（包括相邻信号层），可以降低串扰。
四、信号衰减与信号延时
- 信号衰减： 信号衰减是指信号在PCB线路上传输时，由于某些因素导致信号强度逐渐降低的现象。这是由于导电迹线电阻(由于集肤效应而在较高频率下会增加和介电材料耗散因数 Dfß|起的损耗。这两种损耗都随着频率的增加而增加，因此信号的高频分量比低频分量遭受更大的衰减，这会导致信号带宽降低，进而导致信号上升时间增加导致信号失真，并且过多的信号上升时间增加会导致数据检测错误。这种衰减会随着信号频率的增加而变得更加显著，因此高频信号更容易受到这些衰减因素的影响。当信号衰减是一个重要的考虑因素时，必须选择正确类型的低损耗高速材料并适当控制走线几何形状，以最大限度地减少信号损失。
- 信号延时： 信号在PCB上的传输不是瞬间完成的，而是需要一定的时间，这个时间称为传播延迟。传播延迟的大小 取决于信号线的长度 和信号在PCB材料中的传播速度，这种延迟对信号的完整性有重要影响。在复杂的电路中，如果有多个数据信号和时钟信号，它们需要同步到达接收器。如果这些信号的传播延迟不匹配，它们将不会同时到达接收器，从而导致信号偏移。
1、等长处理：为了减少信号偏移和采样错误，可以通过信号延迟匹配技术来确保一组信号线中的信号同时到达接收器。这通常涉及到调整信号线的走线长度，使得它们具有相同的传播延迟。
2、优化PCB层叠和布线：通过优化PCB的层叠结构和布线策略，可以提高信号的传播速度从而减少传播延迟。信号传播速度v=C/sqrt(ξr)
五、叠层设计/电源与GND的设计
叠层设计/电源与GND的设计
针对供电的路径设计一般主要是针对以下要求做考量：
1、阻抗最小化： 设计低阻抗的电源路径，减少电压降和噪声。
2、走线宽度： 确保走线宽度适合承载预期电流，避免过热。
3、平面连续性： 保持电源和地平面的连续性，减少阻抗。
4、过孔布局： 合理布局过孔，减少其对信号的干扰和增加的电感。
5、层间互连： 使用足够数量的层间互连，如过孔和通孔，以提高连接的稳定性。
**6、走线长度：**尽量缩短电源走线长度，减少路径阻抗和电压降。
1、叠层设计， 在PCB的EMC设计中，叠层设计是关键环节，需考虑布线与电源分割。
●为确保电源平面的低阻抗特性及电源噪声的地耦合吸收，优先考虑电源和地层紧耦合,电源与地层间距应不大于10mi，通常建议小于5mil
●避免相邻的两个电源层过近（特别是电压差异大的），以防止噪声互相耦合，如不可避免，应尽量增加两电源层间的间距。
● 若单一电源平面无法实现，可在外层铺设电源平面，紧相邻的电源和地平面形成一个最小交流阻抗的平面电容，具有优异的高频特性。
● 参考平面，特别是电源参考平面，应保持低阻抗特性，可通过旁路电容和叠层调整来优化。
●工作频率超过500MHz的芯片，应主要依靠平面电容滤波，并采用组合电容滤波，滤波效果需通过电源完整性仿真确认。
● 控制平面去耦电容的安装电感，如加宽电容引线、加大电容过孔等，确保电源地阻抗低于目标阻抗。
●对于小范围的特定电源 ，如某IC芯片的核心工作电压，尽量在信号层上敷铜，以确保电源层的完整性，简洁的电源网络应在走线层完成，而较长的电源网络需加滤波电容;
● 分割后的电源平面应保持规则，避免不规则形状导致谐振和电源阻抗增加，不允许有细长条和哑铃形分割。同时，哑铃状的电源风格，容易导致电源载流瓶颈的出现;
●相邻层不同的电源平面要避免交叠放置 ，以防止噪声的互扰。
● 分割宽度选择应适当，电压大于12V时，宽度可为20-30mil；反之选12-20mil，模拟与数字电源的分割宽度需加大，一般推荐设置为2mm，防止数字电源对模拟电源的噪声干扰。机壳地分隔带分隔带不小于2mm间距；分割带大小根据实际情况进行调整，在空间允许情况下越大越好;
● 分割电源平面时注意所分割电源的电源孔不要再分割带上面。实际分割带上面是没有铜皮的;
●模拟区域的电源不推荐大面积铺铜，为了保证模拟信号的质量，模拟部分的电源优先在信号层进行处理，其次在电源层处理，电源平面空余区域多铺模拟地铜皮。
六、过孔的设计
过孔的寄生电容
如果已知过孔在铺地层上的隔离孔（反焊盘）直径为D1，过孔焊盘的直径为D2，PCB的厚度为T，板材的基础介电常数为ω，则过孔的寄生电容大小近似等于
C=1.41ωTD2/ (D1-D2)
过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度
对于一块厚度为50mil的PCB板，如果使用内径为10mil，焊盘直径为20mil的过孔，焊盘与地铺铜区的距离为32mi，则可以通过上面的公式近似算出过孔的寄生电容大致是：
C=1.41×4.4×0.050×0.020/ (0.032-0.020) pF=0.517pF,
这部分电容引起的上升时间变化量为：T10-90=2.2C（Z0/2）=2.2×0.517×（55/2）ps=31.28ps。
从这些数值可以看出，尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，所产生的影响还是比较大的。
增大过孔反焊盘的距离或者减小焊盘的直径，来减小过孔的寄生电容
过孔的寄生电感
可以用下面的公式来简单计算一下一个过孔的寄生电感:
L=5.08hln (4h/d) +1
其中l指过孔的电感，h是过孔的长度，d是中心钻孔的直径
过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。
对于一块厚度为50mil的PCB板，如果使用内径为10mi，焊盘直径为20mil的过孔L=5.08×0.050In(4×0.050/0.010)+1=1.015nH
如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω
这样的阻抗在有高频电流的通过已经不能够被忽略，过孔的长度以及过孔的直径大小对寄生电感的影响很大，甚至是起到决定性的作用。
七、SSN与地弹
同步切换噪声（SSN） 是在高速电路设计中常见的问题，当多个器件或多个I/O管脚同时进行开关切换时，由于电流的瞬态变化，会在电源或地平面上产生噪声。SSN不仅会影响电源完整性，还可能导致信号完整性问题，甚至引起误触发等问题。
地弹（Ground Bounce） 是同步开关噪声（SSN）的一种表现形式，通常发生在高速数字电路中，当芯片内部的地电平相对于PCB板的地电
平发生变化时产生。地弹现象会导致芯片逻辑输入端产生毛刺，影响电路的功能。
**1、降低开关速率：**通过降低芯片内部驱动器的开关速率和同时开关的数目，可以减小电流变化速率（di/dt），从而减少SSN)
2、优化电源和地的布局： 减小电源和地的回路电感，通过合理分配芯片的信号、电源和地引腳的数量比值;
3、去耦电容： 在芯片电源和地引腳附近添加合理的去耦电容，为高频的瞬变交流信号提供低电感的旁路，而低速信号仍然走系统电源回路;
如果电源和GND通过过孔到达引脚，则去耦电容应该放置在引脚和过孔之间。
4、优化地线设计： 使用粗短的地线可以减小电阻和电感，有效降低地弹。在PCB布局时，应尽量使用宽阔的地平面，并减少地线的长度。
**5、电源平面和地平面的处理：**使用单独的电源层，并让电源层和地平面尽量接近，以降低系统供给电源的电感