IT6636技术解析:HDMI 2.1 Retimer的均衡、CDR与输出重构

HDMI 2.1将单通道速率推高至12Gbps,四通道总带宽达48Gbps,支撑8K@60Hz或4K@120Hz显示。但PCB走线或长线缆带来的高频损耗、码间干扰与抖动累积,会导致眼图闭合、误码率上升,最终引发黑屏或分辨率降级。传统Redriver仅做线性放大,无法切断噪声传递路径,而Retimer重定时方案在物理层完成信号重构,成为高速HDMI传输的关键信号调理手段。IT6636是联阳半导体推出的一款3输入1输出HDMI重定时切换芯片,集成模拟前端、CDR时钟恢复、嵌入式MCU及Flash,支持FRL与TMDS双模自动识别,总带宽达48Gbps。

一、 信号衰减机理

FRL模式速率3~12Gbps,基频进入微波波段。FR4板材在6GHz以上插入损耗约-1.5dB/inch,10英寸走线即可损失超15dB。源端抖动经传输后叠加符号间干扰,眼图开口可能缩至原始幅度三分之一,仅靠Redriver无法恢复信号质量。

二、 Retimer与Redriver的本质差异

Redriver通过模拟电路对信号进行线性放大,在补偿插入损耗的同时,也将噪声和抖动一并放大,无法切断上游劣化向下游的传递路径。Retimer则集成了时钟数据恢复单元,对经过均衡补偿的信号提取纯净时钟,在数字域重新锁存并整形数据,输出波形由本地时钟重新驱动。这一区别的核心在于:Retimer用本地干净时钟替代了输入信号中受损的时基,从而在物理层隔离了码间干扰和随机抖动的传递。

三、 IT6636的重定时架构

IT6636采用全数字重定时架构:输入差分信号经连续时间线性均衡器补偿高频分量后,送入CDR模块,通过锁相环从数据边沿提取恢复时钟,再于数字域以该时钟为基准重新锁存并整形数据。芯片内部还集成FRL纠错单元,对链路层数据包做校验修复,进一步降低误码率。

四、 均衡与重构能力

芯片提供可编程输入均衡功能,硬件检测信号高频衰减程度,自动调整均衡器零极点以匹配补偿曲线。短距优质线缆保持低增益,长距或劣质线缆则逐步提升高频增益。输入输出端接电阻均可配置,输出端支持电流等级与预加重强度控制,FRL模式下输出摆幅可据后端损耗匹配调整。参数经由嵌入式MCU寄存器完成配置。

五、 双模自动识别机制

IT6636同时兼容TMDS与FRL物理层。上电后依据时钟通道状态判别输入模式------TMDS模式时钟通道传输独立时钟,FRL模式时钟通道复用为第四路数据通道。TMDS模式采用3路数据加1路时钟,带宽18Gbps;FRL模式4路数据并行,带宽48Gbps。切换由硬件状态机自动完成,对上下游设备协议透明。

六、 MCU与固件管理

芯片集成MCU及Flash,固件上电后自动执行端口扫描、热插拔检测和DDC中继控制。三路输入DDC经内部主动中继隔离后汇总至输出端,避免多路I²C设备并行挂载造成总线冲突。外部主控可通过I²C访问寄存器读取链路锁定状态、均衡档位及纠错状态,芯片通过INT#引脚上报异常。FRL模式下无需外接晶振,时钟基准由内部PLL结合输入信号产生,有利于降低BOM成本与PCB占用面积。

七、 供电域与电源完整性

芯片内分多个独立供电域。1.0V轨为内核与模拟PHY供电,噪声须控制在50mVpp以内;3.3V轨为I/O及部分模拟电路供电,容许噪声100mVpp。上下电时序要求:1.0V须早于或同步于3.3V上电,两路升降沿时间差不超过1ms;掉电时差亦然。违反时序可能引发闩锁效应或寄存器状态不确定。

八、 散热与布局

10×10mm的100引脚QFN封装通过底部裸露焊盘散热。工作环境温度-20~70℃,结温上限125℃,结到环境热阻28℃/W。48Gbps满带宽下功耗较高,底部焊盘需通过多个过孔连接地平面形成导热通道。高速差分引脚围绕芯片四周分布,三路输入一路输出均需保证100Ω差分阻抗。速率超10Gbps时,过孔残桩和参考平面开槽显著影响信号质量,须从叠层设计阶段纳入考量。

九、 典型应用场景

IT6636适用于多源高速切换场景,包括8K HDMI切换器、电竞KVM、Type-C扩展坞、商用会议主机及数字标牌等,承担输入选择、信号再生与协议透传三重职能。其Retimer架构在长链路或多级级联场景下,可有效保障物理层传输裕量。

联阳半导体成立于1996年,是专业的Fabless IC设计公司,其Super I/O及Embedded Controller芯片技术在全球市场占据领先地位。随着高速接口产品的拓展,联阳在HDMI 2.1领域推出了包括IT6636在内的系列Retimer及切换芯片方案。

IT6636基于Retimer架构,在48Gbps FRL传输中实现输入均衡补偿损耗、CDR时钟恢复隔离抖动、输出重构保证波形规范,形成完整的信号再生链路,为高速HDMI链路提供了一种兼顾信号完整性与集成度的技术路径。

相关推荐
TechVoyager_82466 天前
HDMI 2.1 48Gbps信号重构:IT6636重定时开关的技术解读
信号完整性·信号重构·高速信号调理·8k 显示·cdr 时钟数据恢复·it6636
一只豌豆象3 个月前
第3讲:单端传输线的时域TDR仿真(基于实战的第一次仿真视角切换)
学习·信号完整性·cst·仿真实战
怡步晓心l5 个月前
基于Siwave的PCB EMMC信号波形与眼图仿真
信号完整性·si·眼图
小孟boy7 个月前
关于112G和56G PAM4信号的有效回损(ERL)
信号完整性·pcb工艺·pcb·高速信号·224g
Meraki.Zhang8 个月前
【信号完整性】:信号完整性由来
信号完整性
Meraki.Zhang8 个月前
【信号完整性】:信号与连接
信号完整性
GateWorld9 个月前
性能飞跃:DDR4特性解析与FPGA实战指南
fpga开发·信号完整性·ddr3·ddr4
机器学习之心9 个月前
SSA-VMD麻雀搜索算法优化变分模态分解+皮尔逊系数+小波阈值降噪+信号重构,MATLAB代码
matlab·信号重构·小波阈值降噪·ssa-vmd·麻雀搜索算法优化变分模态分解
机器学习之心10 个月前
NGO-VMD北方苍鹰算法优化变分模态分解+皮尔逊系数+小波阈值降噪+信号重构,MATLAB代码
算法·matlab·重构·信号重构·ngo-vmd·皮尔逊系数·小波阈值降噪