可综合verilog用法总结

1、给mudule按照数组例化

模块 b 中实例化一个模块 a 的数组实例,并将所有实例的端口连接到单一的 wire 信号;

复制代码
module a (
    input wire [4:0] data_in,
    output wire [4:0] data_out
);
    // 简单的功能实现:将输入信号直接传递到输出
    assign data_out = data_in;
endmodule
复制代码
module b;
    // 定义单个 5 位宽的 wire 信号
    wire [4:0] in;
    wire [4:0] out;

    // 实例化 6 个 a 模块,使用数组例化
    a a_inst [5:0] (
        .data_in(in),     // 将所有实例的 data_in 连接到相同的 in 信号
        .data_out(out)    // 将所有实例的 data_out 连接到相同的 out 信号
    );


endmodule

2、有符号数$signed的使用

2.1:信号定义

可以先试用signed给变量定义,如:wire signed [14:0] pos_index ;

2.2:把无符号数转化为有符号数

如有信号,input [13:0] un_signal; 可以利用signed 转化为有符号数,wire signed \[13:0\] un_signal_tmp; assign un_signal_tmp = signed(un_signal);

2.3如果在进行有符号数运算时,给操作数带上了位宽,可能会导致意料之外的结果,尤其是在处理有符号数时;

假设你有两个 10 位的有符号数 bc,并且你希望将它们相加:

复制代码
wire signed [10:0] a;
wire signed [9:0]  b;
wire signed [9:0]  c;
assign a = b[9:0] + c[9:0];

有符号数的截位问题:

  • 在上面的代码中,b[9:0]c[9:0] 是 10 位宽的信号,但它们被当作 10 位宽的无符号数进行处理。
  • Verilog 的位选择操作符 [9:0] 表示选择指定范围的位,通常用于位截取。当你写 b[9:0] 时,编译器将其解释为一个 10 位宽的信号,这个信号可能被看作无符号的,特别是在没有明确声明其符号的情况下。
  • attention:如果a上述代码是assign a[10:0] = b + c;那么这个结果就是对的;

3、位宽溢出问题的考虑

3.1、对于乘法器,一个3bit乘3bit,然后赋值给4bit,会出现等式右边会出现溢出吗?--不会的

在实际综合中,综合工具会将乘法结果自动扩展到足够宽的位宽,以匹配目标寄存器或信号的宽度。在这个例子中,乘法结果被正确地存储到 6 位宽的寄存器中,不会溢出。

相关推荐
_落纸12 小时前
三大基础无源电子元件——电阻(R)、电感(L)、电容(C)
笔记
Alice-YUE12 小时前
【CSS学习笔记3】css特性
前端·css·笔记·html
2303_Alpha12 小时前
SpringBoot
笔记·学习
Hello_Embed21 小时前
STM32HAL 快速入门(二十):UART 中断改进 —— 环形缓冲区解决数据丢失
笔记·stm32·单片机·学习·嵌入式软件
咸甜适中21 小时前
rust语言 (1.88) 学习笔记:客户端和服务器端同在一个项目中
笔记·学习·rust
Grassto1 天前
RAG 从入门到放弃?丐版 demo 实战笔记(go+python)
笔记
Magnetic_h1 天前
【iOS】设计模式复习
笔记·学习·ios·设计模式·objective-c·cocoa
周周记笔记1 天前
学习笔记:第一个Python程序
笔记·学习
丑小鸭是白天鹅1 天前
Kotlin协程详细笔记之切线程和挂起函数
开发语言·笔记·kotlin
潘达斯奈基~1 天前
《大数据之路1》笔记2:数据模型
大数据·笔记