安路FPGA的赋值报错——移位处理,加括号

|--------|------------------------------------------------------------------------------------------------------------------------------|
| author | daisy.skye的博客_CSDN博客-嵌入式,Qt,Linux领域博主 |

在使用移位符号用来当作除以号使用时,发现如下问题

其中 cnt_8K 为偶数和奇数时输出的数据不一样

复制代码
reg` `[10:0] cnt_8K;`
`reg` `[10:0] ram1_addra;`
`always@(posedge clk_16M)`
`begin`
`if(ram_out_flag )begin` 
		`if(cnt_8K[0]` `==` `1'd0)`
`			ram1_addra <= cnt_8K >>` `1` `;`
		`else` 
`			ram1_addra <= cnt_8K >>` `1` `+` `11'd128;//注意这里`
	`end`
`end`
`

但是在实际赋值过程如下代码的输出如下,其中当奇数时会一直输出0

只需要修改添加括号后,输出就正常了

复制代码
`	`//ram1_addra <= cnt_8K >> 1 + 11'd128;`
`    ram1_addra <=` `(cnt_8K >>` `1)` `+` `11'd128;`
`
相关推荐
边缘计算社区39 分钟前
FPGA与边缘AI:计算革命的前沿力量
人工智能·fpga开发
S&Z34631 小时前
[官方IP] Shift RAM
网络协议·tcp/ip·fpga开发
S&Z34633 小时前
[FPGA Video IP] Video Processing Subsystem
网络协议·tcp/ip·fpga开发·video
FPGA_Linuxer8 小时前
FPGA 100G UDP纯逻辑协议栈
网络协议·fpga开发·udp
Terasic友晶科技1 天前
第13篇:Linux程序访问控制FPGA端Switch<二>
fpga开发·嵌入式系统·de1-soc开发板
cjie2211 天前
FWFT_FIFO和Standard_FIFO对比仿真
fpga开发
9527华安1 天前
国产紫光同创FPGA实现SDI视频编解码,基于HSSTHP高速接口,提供3套工程源码和技术支持
fpga开发·紫光同创·sdi·高速接口·hssthp
hahaha60161 天前
ARINC818协议一些说明综述
fpga开发
_Hello_Panda_1 天前
FX10(CYUSB4014)USB3.2(10Gbps)开发笔记分享(1):硬件设计与开发环境搭建
笔记·fpga开发·fx10·cyusb4014
FakeOccupational1 天前
fpga系列 HDL:tips 初始化错误排查 & 仿真和实际不符的可能原因
fpga开发