安路FPGA的赋值报错——移位处理,加括号

|--------|------------------------------------------------------------------------------------------------------------------------------|
| author | daisy.skye的博客_CSDN博客-嵌入式,Qt,Linux领域博主 |

在使用移位符号用来当作除以号使用时,发现如下问题

其中 cnt_8K 为偶数和奇数时输出的数据不一样

复制代码
reg` `[10:0] cnt_8K;`
`reg` `[10:0] ram1_addra;`
`always@(posedge clk_16M)`
`begin`
`if(ram_out_flag )begin` 
		`if(cnt_8K[0]` `==` `1'd0)`
`			ram1_addra <= cnt_8K >>` `1` `;`
		`else` 
`			ram1_addra <= cnt_8K >>` `1` `+` `11'd128;//注意这里`
	`end`
`end`
`

但是在实际赋值过程如下代码的输出如下,其中当奇数时会一直输出0

只需要修改添加括号后,输出就正常了

复制代码
`	`//ram1_addra <= cnt_8K >> 1 + 11'd128;`
`    ram1_addra <=` `(cnt_8K >>` `1)` `+` `11'd128;`
`
相关推荐
search76 小时前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA10 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者11 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky11 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星19 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星1 天前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky1 天前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing1 天前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA11 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4