安路FPGA的赋值报错——移位处理,加括号

|--------|------------------------------------------------------------------------------------------------------------------------------|
| author | daisy.skye的博客_CSDN博客-嵌入式,Qt,Linux领域博主 |

在使用移位符号用来当作除以号使用时,发现如下问题

其中 cnt_8K 为偶数和奇数时输出的数据不一样

复制代码
reg` `[10:0] cnt_8K;`
`reg` `[10:0] ram1_addra;`
`always@(posedge clk_16M)`
`begin`
`if(ram_out_flag )begin` 
		`if(cnt_8K[0]` `==` `1'd0)`
`			ram1_addra <= cnt_8K >>` `1` `;`
		`else` 
`			ram1_addra <= cnt_8K >>` `1` `+` `11'd128;//注意这里`
	`end`
`end`
`

但是在实际赋值过程如下代码的输出如下,其中当奇数时会一直输出0

只需要修改添加括号后,输出就正常了

复制代码
`	`//ram1_addra <= cnt_8K >> 1 + 11'd128;`
`    ram1_addra <=` `(cnt_8K >>` `1)` `+` `11'd128;`
`
相关推荐
可编程芯片开发2 小时前
基于FPGA的特定序列检测器verilog实现,包含testbench和开发板硬件测试
fpga开发·verilog·特定序列检测
Cynthia的梦3 小时前
FPGA——FPGA状态机实现流水灯
fpga开发
cjie2215 小时前
linux系统调试PCIe板卡常用指令
linux·fpga开发
XINVRY-FPGA6 小时前
Xilinx FPGA XCVC1902-2MSEVSVA2197 Versal AI Core系列芯片的详细介绍
人工智能·嵌入式硬件·5g·ai·fpga开发·云计算·fpga
9527华安7 小时前
FPGA实现4K MIPI视频解码H265压缩网络推流输出,基于IMX317+VCU架构,支持4K60帧,提供工程源码和技术支持
fpga开发·h265·mipi·vcu·imx317
一大Cpp8 小时前
FPGA状态机思想实现流水灯及HDLBits学习
fpga开发
超级大咸鱼20 小时前
verilog利用线性插值实现正弦波生成器(dds)
matlab·fpga·dds·线性插值
北京太速科技股份有限公司1 天前
太速科技-FMC144 -八路 250MSPS 14bit AD FMC子卡
fpga开发
不可思议迷宫2 天前
Verilog编程实现一个分秒计数器
单片机·嵌入式硬件·fpga开发
Terasic友晶科技2 天前
第3篇:Linux程序访问控制FPGA端LEDR<一>
fpga开发·嵌入式系统·de1-soc开发板