安路FPGA的赋值报错——移位处理,加括号

|--------|------------------------------------------------------------------------------------------------------------------------------|
| author | daisy.skye的博客_CSDN博客-嵌入式,Qt,Linux领域博主 |

在使用移位符号用来当作除以号使用时,发现如下问题

其中 cnt_8K 为偶数和奇数时输出的数据不一样

复制代码
reg` `[10:0] cnt_8K;`
`reg` `[10:0] ram1_addra;`
`always@(posedge clk_16M)`
`begin`
`if(ram_out_flag )begin` 
		`if(cnt_8K[0]` `==` `1'd0)`
`			ram1_addra <= cnt_8K >>` `1` `;`
		`else` 
`			ram1_addra <= cnt_8K >>` `1` `+` `11'd128;//注意这里`
	`end`
`end`
`

但是在实际赋值过程如下代码的输出如下,其中当奇数时会一直输出0

只需要修改添加括号后,输出就正常了

复制代码
`	`//ram1_addra <= cnt_8K >> 1 + 11'd128;`
`    ram1_addra <=` `(cnt_8K >>` `1)` `+` `11'd128;`
`
相关推荐
风_峰13 小时前
Petalinux相关配置——ZYNQ通过eMMC启动
嵌入式硬件·ubuntu·fpga开发
风_峰13 小时前
【ZYNQ开发篇】Petalinux和电脑端的静态ip地址配置
网络·嵌入式硬件·tcp/ip·ubuntu·fpga开发
碎碎思14 小时前
一块板子,玩转 HDMI、USB、FPGA ——聊聊开源项目 HDMI2USB-Numato-Opsis
fpga开发
ooo-p18 小时前
FPGA学习篇——Verilog学习Led灯的实现
学习·fpga开发
嵌入式-老费19 小时前
Zynq开发实践(FPGA之选择开发板)
fpga开发
风_峰1 天前
PuTTY软件访问ZYNQ板卡的Linux系统
linux·服务器·嵌入式硬件·fpga开发
电子凉冰1 天前
FPGA入门-状态机
fpga开发
Aczone281 天前
硬件(十)IMX6ULL 中断与时钟配置
arm开发·单片机·嵌入式硬件·fpga开发
晓晓暮雨潇潇2 天前
Serdes专题(1)Serdes综述
fpga开发·serdes·diamond·latticeecp3
XINVRY-FPGA2 天前
XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA
arm开发·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga