PCI/PCIE总线的宏观理解

1、pcie总线协议实现的效果

(1)像访问内存一样去访问外设;

(2)当建立好CPU地址空间到PCI/PCIE地址空间的映射关系后,程序访问CPU地址空间就可以达到访问PCI/PCIE地址空间的效果;

2、芯片地址空间

(1)32位的CPU寻址范围是4G,64位的CPU寻址范围是2的64次方,地址空间是有限的,也属于一种资源;

(2)属于CPU地址空间的地址,CPU可以直接访问。比如上面截取的地址空间都属于CPU地址空间,所以CPU可以直接通过读写地址的方式去访问数据;

(3)但是有的地址空间是和CPU地址空间独立的,比如32位的CPU寻址范围是4G,外接了4G的eMMC,那CPU地址空间的0x100地址和eMMC地址空间的0x100地址是独立的。CPU想要访问eMMC地址空间的0x100地址,需要把0x100这个地址传给eMMC控制器,由eMMC控制器去访问eMMC的0x100地址处数据;

3、PCI/PCIE设备工作的流程

(1)根设备扫描连接在PCI/PCIE总线上的每个设备,识别每个设备是普通PCI/PCIE设备还是桥;

(2)如果是普通设备则读取ID、配置信息,为设备分配资源;

(3)如果是桥设备,则还需要分配总线号,桥再去扫描下一级总线上挂载的设备;

(4)当所以设备都扫描完毕后,每个设备都分配了地址空间,以后在总线上就用地址来访问设备;

4、CPU地址和PCI/PCIE地址的转换

(1)PCI/PCIE地址 = CPU地址 + 偏移量;

(2)偏移量是在芯片的PCI/PCIE控制器驱动里指定的;

5、类比

(1)PCI/PCIE地址空间和CPU地址空间的转换,类似于虚拟地址和物理地址的转换;

(2)虚拟地址和物理地址有对应关系,但是对于虚拟地址之上编程的程序员是不用感知这个转换的,只有维护MMU的程序员才会关注;

(3)PCI/PCIE地址空间和CPU地址空间的转换,是CPU的PCI/CPIE控制器驱动进行的,如果不是维护该驱动的程序员,对此也不用太关心;

6、参考资料

以上笔记源自韦东山老师的视频课程,以及个人理解。

相关推荐
FPGA_小田老师10 天前
《FPGA系统:总线接口及Xilinx IP核》专栏导览:从基础到架构的顿悟
fifo·pcie·ddr·通信接口·fpga系统架构·xilinx ip核·数据总线
学工科的皮皮志^_^11 天前
PCIE学习
经验分享·嵌入式硬件·学习·fpga开发·pcie
胡耀超15 天前
5、服务器互连技术(小白入门版)
服务器·网络·ai·网络拓扑·gpu·pcie·1024程序员节
tiantianuser25 天前
NVMe高速传输之摆脱XDMA设计52: 上板资源占用率分析
fpga开发·nvme·pcie·xdma·高性能nvme
飘忽不定的bug1 个月前
RK3568移植RM500U-PCIE模块
linux·pcie·rm500g
FPGA IP1 个月前
高性能PCIe 3.0软核,x1~x16,支持EP/RC,AXI4接口,内置DMA控制器,适用ASIC和FPGA
fpga·pcie·asic·软核
夏天Aileft3 个月前
PCIe Electrical Idle Sequences ( EIOS and EIEOS )
pcie
夏天Aileft3 个月前
PCIe6.0 FC机制
pcie
数字硬鉴3 个月前
PCIe Base Specification解析(八)
芯片设计·soc·pcie·arm架构·cpu设计
Lllongroad4 个月前
lspci/setpci用法小结
linux·服务器·网络·pcie