【紫光同创国产FPGA教程】——【PGL22G第七章】串口收发实验例程

本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处

适用于板卡型号:

紫光同创PGL22G开发平台(盘古22K)

一:盘古22K开发板(紫光同创PGL22G开发平台)简介

盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA开发板,全面实现国产化方案,板载资源丰富,高容量、高带宽,外围接口丰富,不仅适用于高校教学,还可以用于实验项目、项目开发,一板多用,满足多方位的开发需求。

二:实验目的

MES22GP开发板集成了一路USB转串口模块,采用的USB-UART芯片CP2102 , USB接口采用USB Type C接口,可以用一根USB Type C线连接到PC的USB口进行串口数据通信,如下图所示(详情请查看"MES22GP开发板硬件使用手册")。

串口通信时波特率设置为115200bps,数据格式为1位起始位、8位数据位、无校验位、1位结束位。板子1s向串口助手发送一次十进制显示的"www.meyesemi.com",通过串口助手向板子以十六进制形式发送数字(00~FF),LED以二进制显示亮起。

二:实验原理

串口原理

从下图我们可以看到标准串口接口是9根线,具体含义如下:

数据线:

TXD(pin 3):串口数据输出(Transmit Data)

RXD(pin 2):串口数据输入(Receive Data)

握手:

RTS(pin 7):发送数据请求(Request to Send)

CTS(pin 8):清除发送(Clear to Send)

DSR(pin 6):数据发送就绪(Data Send Ready)

DCD(pin 1):数据载波检测(Data Carrier Detect)

DTR(pin 4):数据终端就绪(Data Terminal Ready)

地线:

GND(pin 5):地线

其它:

RI(pin 9):铃声指示

通常我们用RS232串口仅用到了9根传输线中的三根:TXD,RXD,GND。但是对于数据传输,双方必须对数据传输采用使用相同的波特率,约定同样的传输模式(传输架构,握手条件等)。尽管这种方法对于大多数应用已经足够,但是对于接收方过载的情况这种使用受到限制。

RS232的串口连接方式:

串口传输协议如下:

起始位:先发出一个逻辑"0"信号,表示传输字符的开始。

数据位:可以是5~8位逻辑"0"或"1"。如ASCII码(7位),扩展BCD码(8位)。

校验位:数据位加上这一位后,使得"1"的位数应为偶数(偶校验)或奇数(奇校验)。

停止位:它是一个字符数据的结束标志。

可以是1位、1.5位、2位的高电平。

空闲位:处于逻辑"1"状态,表示当前线路上没有资料传送。

波特率:uart中的波特率就可以认为是比特率,即每秒传输的位数(bit)。一般选波特率都会有9600,19200,115200等选项。其实意思就是每秒传输这么多个比特位数(bit)。

引入波特率的概念后可得到串口的传输节奏如下:

串口传输步骤

串口发送流程

串口接收流程

串口发送字符

从前面串口协议中可以了解到串口每次传输可以以有5~8bit数据,在计算机中字符通常用ASCII码(7bit)表示,所以字符的发送可以用ASCII码发送。

查询ASCII码表格可得到:"www.meyesemi.com"用到的字符对应ASCII码;

四:实验源码设计

从实验目的分析可将实验做如下划分:

从原理上分析波特率的计算是一个计数器,发射和接收可复用,我们在设计时为保持TX,或RX的完整性,故将波特周期计数器集成在各自模块内部;

上述分析仅仅搭建好MES22GP的与PC通信的桥梁UART,传输的数据没有体现。故而需要增加发送数据模块,与接收数据模块;

串口发射模块设计

目标:接收到一个发送命令信号时,将data[7:0] ->依次发出{start,data[0:7],stop}共10bit数据(无校验位,停止位1bit);

有两种方法可以将一个并行数据串行化;

方法一:通过bit计数与baud计数控制移位输出;

方法二:通过bit计数与baud计数控制状态跳转,在状态机中输出;

方法一的module如下:

方法二的module设计如下:

串口接收模块设计

串口接收模块是发射模块的逆过程,设计思路区别不大,但是有如下几点需要注意:

1.接收开始信号,当rx下降沿到来后保持几个时钟周期的低电平,表明进入接收start;

2.接收数据提取位置,前面讲发射的时候都是在波特周期开始的位置变更数据,接收数据提取时需要在rx稳定时刻取数,去波特周期的中间位置取数;

3.最终输出数据锁存,在最后1bit存入寄存器后需要对接收数据锁存,并在之后需要给出数据使能信号,表示输出数据有效;

Module设计如下:

串口发射控制模块设计

目标:产生1S间隔的触发信号并输出第一个发送字节,busy的下降沿时输出下一个字节;

Module如下:

串口实验顶层模块设计

目标:板子1s向串口助手发送一次十进制显示的"www.meyesemi.com",通过串口助手向板子以十六进制形式发送数字,LED以二进制显示亮起。

Uart_data_gen模块产生一个间隔1S钟的触发信号,同时输出第一个发送字节,等待uart_tx输出的busy下降沿到来,获知uart_tx进入空闲状态可发送下一个byte时,再次给出串口发送的触发脉冲,并输出下一个字节;

Uart_rx模块接收到数据后输出一个rx_en信号(接收数据使能信号)、一组接收数据信号;接收的数据信号是锁存的,可直接点亮LED灯;

具体的module实现如下:

五:实验现象

用SSCOM串口调试工具,波特率设置为115200bps,数据格式为1位起始位、8位数据位、无校验位、1位结束位,用Type-C连接开发板与电脑后有如下现象:

实验现象一:在串口工具中每隔1S中打印一次:"www.meyesemi.com";

实验现象二:在串口工具上以Hex格式发送55;我们可看到MES22GP板卡上的LED1,LED3,LED5,LED7被点亮,LED2,LED4,LED6,LED8为熄灭状态;

发 送AA;我 们 可 看 到MES22GP板 卡 上 的LED2,LED4,LED6,LED8被点亮,LED1,LED3,LED5,LED7为熄灭状态。

也可以试着发送其他数据(00~FF),看一下LED灯的变化;

相关推荐
apple_ttt9 小时前
SystemVerilog学习——虚拟接口(Virtual Interface)
fpga开发·fpga·systemverilog·uvm
学习路上_write19 小时前
FPGA/Verilog,Quartus环境下if-else语句和case语句RT视图对比/学习记录
单片机·嵌入式硬件·qt·学习·fpga开发·github·硬件工程
jjjxxxhhh12321 小时前
FPGA,使用场景,相比于单片机的优势
单片机·嵌入式硬件·fpga开发
诚实可靠小郎君95271 天前
FPGA高速设计之Aurora64B/66B的应用与不足的修正
fpga开发·aurora·高速通信
百锦再1 天前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发
∑狸猫不是猫2 天前
HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器
fpga开发
黑旋风大李逵2 天前
FPGA使用Verilog实现CAN通信
fpga开发·can通信·sja1000t·fpga实现can通信
hi942 天前
PYNQ 框架 - 中断(INTR)驱动
嵌入式硬件·fpga开发·zynq·pynq
transfer_ICer3 天前
Vscode搭建verilog开发环境
vscode·fpga开发·编辑器
沐欣工作室_lvyiyi3 天前
汽车牌照识别系统的设计与仿真(论文+源码)
人工智能·单片机·fpga开发·汽车·单片机毕业设计·matlab车牌识别