【FPGA】在Verilog中，! 和 ~ 的区别

maverick_1112026-02-08 23:31

在Verilog中，! 和 ~ 都是用来表示逻辑非操作的，但它们在使用上有一些区别：
:
是Verilog中的按位取反操作符，用于执行按位的逻辑非操作。

复制代码

它适用于任何位宽的向量或单个位。  

例如，\~8'b1101_0101 会得到 8'b0010_1010。  

!：

! 是Verilog中的逻辑非操作符，但通常用于表示逻辑非操作，而不是按位操作。

它通常用于逻辑表达式中，而不是直接作用于位向量。

例如，!a 表示逻辑非操作，其中 a 是一个逻辑信号或表达式。

例子

复制代码

module test_operators;
    reg [7:0] a;
    reg b;

    initial begin
        a = 8'b1101_0101;
        b = 1'b1;

        // 使用 ~ 进行按位取反
        a = ~a; // a 现在是 8'b0010_1010

        // 使用 ! 进行逻辑非
        b = !b; // 如果 b 原来是 1，那么现在 b 是 0
    end
endmodule

注意事项

优先级：在Verilog中，~ 的优先级高于 !。这意味着在没有括号的情况下，~ 会先于 ! 被计算。

可读性：在某些情况下，使用 ! 可能会使代码更易于理解，尤其是当涉及到逻辑条件时。例如，if (!a) 通常比 if (~a) 更直观。

使用场景：尽管两者都可以用于逻辑非操作，但 ~ 更常用于按位操作，而 ! 更常用于逻辑表达式。

总结

~：按位取反，适用于位向量或单个位。

!：逻辑非，通常用于逻辑表达式。

理解这两种操作符的区别，可以帮助你更准确地编写和理解Verilog代码。

【FPGA】 在Verilog中，! 和 ~ 的区别

【FPGA】在Verilog中，! 和 ~ 的区别