modelsim仿真报错:vlog-2388 ‘scl‘ already declared in this scope

问题背景:

1、使用vivado直接仿真的时候没有报错。

2、在vivado中调用modelsim的时候报错。

报错的代码:

复制代码
module iic_write(
   input clk,
   input rst,
   output  scl,
   input en,
   inout sda
    );
    reg scl;
    ......

报错的意思是scl已经声明过了,modelsim认为端口声明" output scl,"和变量类型声明"reg scl"重复了。

修改成这样,就不会报错了。

module iic_write(

input clk,

input rst,

output reg scl,

input en,

inout sda

);

// reg scl;

在声明端口的时候,把变量类型一起声明了。

相关推荐
FPGA-ADDA9 小时前
第一篇:软件无线电(SDR)概念与架构演进
fpga开发·信号处理·软件无线电·rfsoc·47dr
FPGA-ADDA15 小时前
第二篇:RFSoC芯片架构详解——处理系统(PS)与可编程逻辑(PL)
嵌入式硬件·fpga开发·信号处理·fpga·47dr
fei_sun17 小时前
同步FIFO
fpga开发
水云桐程序员21 小时前
电子自动化技术(EDA技术)FPGA概述
运维·fpga开发·自动化
lf28248143121 小时前
05 AD9361 LVDS数字接口简介
fpga开发
Flamingˢ21 小时前
ZYNQ+OV5640+VDMA+HDMI视频链路搭建实录:从摄像头采集到实时显示
arm开发·嵌入式硬件·fpga开发·vim·音视频
Flamingˢ1 天前
基于 FPGA 的帧间差分运动检测
人工智能·目标跟踪·fpga开发
fei_sun1 天前
时序逻辑电路设计基础
fpga开发
知识充实人生2 天前
FPGA设计杂谈之十一:时序报告中时钟的上升沿与下降沿详解
fpga开发·时序分析·rise·fall·negedge·posedge
FPGA小迷弟3 天前
FPGA工程师面试题汇总(二十五)
网络协议·tcp/ip·fpga开发·verilog·fpga