modelsim仿真报错:vlog-2388 ‘scl‘ already declared in this scope

问题背景:

1、使用vivado直接仿真的时候没有报错。

2、在vivado中调用modelsim的时候报错。

报错的代码:

复制代码
module iic_write(
   input clk,
   input rst,
   output  scl,
   input en,
   inout sda
    );
    reg scl;
    ......

报错的意思是scl已经声明过了,modelsim认为端口声明" output scl,"和变量类型声明"reg scl"重复了。

修改成这样,就不会报错了。

module iic_write(

input clk,

input rst,

output reg scl,

input en,

inout sda

);

// reg scl;

在声明端口的时候,把变量类型一起声明了。

相关推荐
3有青年1 天前
nios ii 中 ‘ALT_CPU_FREQ‘ could not be resolved的分析和解决办法
c语言·fpga开发
GateWorld1 天前
握手协议在I2C中的应用
fpga开发·cdc·握手协议·i2c协议
FPGA小c鸡1 天前
FPGA通信基带算法完全指南:从理论到实战的DSP加速方案
算法·fpga开发
博览鸿蒙2 天前
2026 年 FPGA 行业现状:回归工程价值,进入稳定增长阶段
fpga开发
XINVRY-FPGA2 天前
XCZU47DR-2FFVE1156I XilinxFPGA Zynq UltraScale+ RFSoC
嵌入式硬件·fpga开发·云计算·硬件工程·射频工程·fpga
hfut02882 天前
systemverilog interface总结
fpga开发
tiantianuser2 天前
RDMA设计33:RoCE v2 接收模块
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙3 天前
FPGA 开发软件学习笔记分享(内含安装与环境配置)
笔记·学习·fpga开发
希言自然也3 天前
赛灵思KU系列FPGA的ICAPE3原语和MultiBoot功能
fpga开发
Flamingˢ3 天前
FPGA实战:基于Verilog的数码管动态扫描驱动设计与仿真验证
fpga开发