vivado 报错之procedural assignment to a non-register result is not permitted“

文章目录

这个错误通常是由于尝试在非寄存器类型的对象上进行过程赋值所引起的。在 Verilog 中,当使用 always 块时,其中的赋值操作应该只用于寄存器类型的变量,比如 reg 类型。非寄存器类型的信号(比如 wire)不能在 always 块内进行赋值。

出现这个错误的原因可能是在非寄存器类型的信号上尝试进行赋值操作。在您的代码中,如果 output_data 是一个 wire 类型的信号,而您尝试在 always 块内给它赋值,这将导致这个错误。

解决这个问题的方法是将 output_data 声明为 reg 类型,而不是 wire 类型。修改代码如下:

verilog 复制代码
module Data_Selector(
    input [3:0] data0,  // 输入数据0
    input [3:0] data1,  // 输入数据1
    input sel,           // 选择信号
    output reg [3:0] output_data  // 输出数据(改为 reg 类型)
);

always @(*) begin
    // 使用条件运算符根据选择信号sel选择数据
    output_data = (sel == 1'b0) ? data0 : data1;
end

endmodule

通过将 output_data 的声明从 wire 改为 reg 类型,您可以在 always 块内对其进行赋值,从而避免这个错误。

相关推荐
尤老师FPGA9 小时前
使用DDR4控制器实现多通道数据读写(二十)
fpga开发
千宇宙航13 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十一课——高斯下采样后图像还原的FPGA实现
图像处理·计算机视觉·fpga开发
千宇宙航14 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十课——图像还原的FPGA实现
fpga开发
霖0018 小时前
神经网络项目--基于FPGA的AI简易项目(1-9图片数字识别)
人工智能·pytorch·深度学习·神经网络·机器学习·fpga开发
chuy70018 小时前
FPGA——ZYNQ7020学习日记(PS端)4(开始PS控制VGA显示)
学习·fpga开发
hahaha601620 小时前
使用./lspci -vvv查看PCIE链路信息
网络·fpga开发
leo__5202 天前
如何在硬件中进行有效地调试
fpga开发
fei_sun2 天前
【FPGA】AXI总线协议
fpga开发
无证驾驶梁嗖嗖2 天前
16路串口光纤通信FPGA项目实现指南 - 第二部分(下)
fpga开发
minglie13 天前
zynq分频的例子
fpga开发