vivado 报错之procedural assignment to a non-register result is not permitted“

文章目录

这个错误通常是由于尝试在非寄存器类型的对象上进行过程赋值所引起的。在 Verilog 中,当使用 always 块时,其中的赋值操作应该只用于寄存器类型的变量,比如 reg 类型。非寄存器类型的信号(比如 wire)不能在 always 块内进行赋值。

出现这个错误的原因可能是在非寄存器类型的信号上尝试进行赋值操作。在您的代码中,如果 output_data 是一个 wire 类型的信号,而您尝试在 always 块内给它赋值,这将导致这个错误。

解决这个问题的方法是将 output_data 声明为 reg 类型,而不是 wire 类型。修改代码如下:

verilog 复制代码
module Data_Selector(
    input [3:0] data0,  // 输入数据0
    input [3:0] data1,  // 输入数据1
    input sel,           // 选择信号
    output reg [3:0] output_data  // 输出数据(改为 reg 类型)
);

always @(*) begin
    // 使用条件运算符根据选择信号sel选择数据
    output_data = (sel == 1'b0) ? data0 : data1;
end

endmodule

通过将 output_data 的声明从 wire 改为 reg 类型,您可以在 always 块内对其进行赋值,从而避免这个错误。

相关推荐
LabVIEW开发4 小时前
LabVIEW与FPGA超声探伤
fpga开发·labview·labview功能
cycf5 小时前
FPGA设计中的数据存储
fpga开发
FPGA之旅1 天前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot1 天前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf1 天前
状态机的设计
fpga开发
szxinmai主板定制专家1 天前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航2 天前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航2 天前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda3 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点