数字逻辑电路基础-时序逻辑电路之锁存器

文章目录


一、锁存器简介

本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存,顾名思义,它的功能就是将输入在控制信号有效时透明传输到输出端,当控制信号无效时,输出值保持不变。它具有记忆和存储功能。这是它区别组合逻辑的基本点。

下图是锁存器的门级结构图。它由两个与非门、一个反相器及后级的RS锁存器构成。

锁存器的逻辑真值表如下表所示:

锁存器通常用下面的符号描述:


二、verilog源码

c 复制代码
// module implements d-latch

module dlatch (lt, din, q, qn);
   input lt, din;

   output q, qn;


   wire	  ri, si;
   nand u1(si, din, lt);
   nand u2(ri, ~din, lt);

   rslatch u3(si, ri, q, qn);
endmodule // dlatch

module rslatch(si, ri, q, qn);
   input si, ri;
   output q, qn;

   nand u1(q, si, qn);
   nand u2(qn, ri, q);
endmodule // rslatch
	

三、综合及仿真结果

本文使用的综合工具为quartus13.1,软件的使用请搜索相关教程。综合生成的RTL及门级电路如下。

使用quartus自带波形编辑器进行仿真,最终输出波形如下:

你也可以试着修改上述的输入值或者添加更多的输入值进行试验,观察仿真结果是否和你预期的一致!


转载请注明出处!

相关推荐
尤老师FPGA9 小时前
使用DDR4控制器实现多通道数据读写(二十)
fpga开发
千宇宙航14 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十一课——高斯下采样后图像还原的FPGA实现
图像处理·计算机视觉·fpga开发
千宇宙航15 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十课——图像还原的FPGA实现
fpga开发
霖0018 小时前
神经网络项目--基于FPGA的AI简易项目(1-9图片数字识别)
人工智能·pytorch·深度学习·神经网络·机器学习·fpga开发
chuy70019 小时前
FPGA——ZYNQ7020学习日记(PS端)4(开始PS控制VGA显示)
学习·fpga开发
hahaha601621 小时前
使用./lspci -vvv查看PCIE链路信息
网络·fpga开发
leo__5202 天前
如何在硬件中进行有效地调试
fpga开发
fei_sun2 天前
【FPGA】AXI总线协议
fpga开发
无证驾驶梁嗖嗖2 天前
16路串口光纤通信FPGA项目实现指南 - 第二部分(下)
fpga开发
minglie13 天前
zynq分频的例子
fpga开发