EDA实验-----正弦信号发生器的设计(Quartus II )

目录

一、实验目的

二、实验仪器

三、实验原理

四、实验内容

五、实验步骤

六、注意事项

七、实验过程(操作过程)

1.定制LPM_ROM模块

2.定制LPM_ROM元件

3.计数器定制

4.创建锁相环

5.作出电路图

6.顶层设计仿真


一、实验目的

  1. 学习使用Verilog设计波形发生器。
  2. 掌握LPM_ROM在波形发生器设计中的使用方法。

二、实验仪器

  1. PC机
  2. EDA实验箱 一台

三、实验原理

FPGA中的波形发生器控制电路,它通过外来控制信号和高速时钟信号,向波形数据ROM发出地址信号,输出波形的频率由发出的地址信号的速度决定;当以固定频率扫描输出地址时,模拟输出波形是固定频率,而当以周期性时变方式扫描输出地址时,则模拟输出波形为扫频信号。

波形数据ROM中存有发生器的波形数据,如正弦波或三角波数据。当接受来自FPGA的地址信号后,将从数据线输出相应的波形数据,地址变化得越快,则输出数据的速度越快,从而使D/A输出的模拟信号的变化速度越快。

四、实验内容

设计一个基于LPM_ROM的正弦波信号发生器,并进行仿真测试及实验系统上的硬件测试。(附加:正弦波的频率可调,相位可调)

五、实验步骤

  1. 打开QUARTUSII软件,新建一个工程。
  2. 新建一个Schematic File 文件。
  3. 利用波形生成器生成正选波的.mif文件,数据为8数,一个周期为128个数据。
  4. 定制LPM_ROM。
  5. 设计ROM的地址发生器。
  6. 在Schematic File 文件中设计正弦波信号发生器。在空白处双击鼠标左键,在 Symbol 对话框左上角的libraries 中,分别将创建模块放在图形文件 Schematic File中,加入输入、输出引脚,双击每个引脚,进行引脚命名,并锁定管脚,将未使用的引脚设置为三态输入(一定要设置,否则可能会损坏芯片)
  7. 编译仿真无误后,参照附录进行管脚分配。下表是示例程序的管脚分配表。分配完成后,再进行全编译一次,以使管脚分配生效。

|------|---------------------------------|----------|
| 端口名 | 对应FPGA管脚 | 说明 |
| CLK | 209 | 时钟为50MHZ |
| RST | 153 | 复位 |
| DOUT | 167、165、166、162、164、159、161、156 | 输出数据 |

8.用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致

六、注意事项

  1. 注意观察当输入数据改变是输出的反应。
  2. 一定要把没用的管脚设置成三态输入。
  3. 对实验现象进行分析总结。

七、实验过程(操作过程)

1.定制LPM_ROM模块

打开Mif任意波编辑器++Mif_Maker2010++

这个软件我上传到了百度网盘,可自行下载。

++链接:https://pan.baidu.com/s/1PqheFDBqXH4oLtOjMfv_Vg?pwd=9458
提取码:9458
++

这里我们点击查看这里,然后设置全局参数。

然后就是点击波形,设置正弦波。

弄完了之后,就保存这个.mif文件,最好保存到你当前的工程目录下。

这里我们可以去通过记事本打开这个.mif文件,可以查看里面的相关参数

2.定制LPM_ROM元件

这里我们创建了工程后,创建一个block文件,然后点击选择元器件,再点开此处。

然后下一步

然后我们搜索rom,下面就会有两个元器件显示,选择第一个,然后在右边箭头的位置写上你的ROM元器件的命名,再点击下一步。

然后这里去设置输出量q的宽度和设置地址线宽。这里我们输出设置为8个宽度,储存容量设置为512e words。

这里的'q'不勾选。

这里我们把第一步创建好了的.mif文件添加到这里来。

3.计数器定制

在元器件定制这里,我们搜索count,然后去命名,再点击下一步。

这里的输出要连接到前面定制的ROM元件的地址,所以位宽要与地址的位宽保持一致。

然后一直点击下一步就行了,创建完成。

4.创建锁相环

同样的在元件定制界面上

  1. 搜索pll
  2. 下面就会显示出ALPLL,点击选中
  3. 然后进行命名

输入频率我们设置为50MHz

这里不勾选任何。

到这里,我们把输出频率设置为10MHz。

然后一直点击下一步,最后创建完成。

5.作出电路图

最后我们根据上文的电路图去连接电路,并且配置相关的引脚,结果如下:

然后就是编译运行,结果无误。

6.顶层设计仿真

电路图编译运行无错后,我们就把sof文件烧录到开发板上。

这里我们会看到,下面有一个芯片,这个也就是我们写好了的sof文件,然后就是通过你的电脑接口去连接到开发板,如果你看到上面有一个No Hardware的时候,你点击旁边的按钮进行接口设置,设置为USB接口即可(USB线连接了你的开发板就会自动显示出来的)。最后点击start就可以进行烧录了。

烧录后,别断开与开发板的连接,还没完呢。

我们点开此处,使用SignalTap II Logic Analyzer去仿真。

在这里点击setup,去进行相关设置。

这里我们点开时钟设置,然后点击SignalTap I: pre-synthesis这个模式,按照下图的1,2,3步骤操作。

然后,选择输入管脚,把这个管脚作为一个时钟设置。

这里进行区间描点设置。前面我们设置的正弦波一个周期是512个点的,那这里我们选择的最好大于512就行了,我这里选择4k,也就是一个周期作4k个点。

这里我们去设置监视仿真输出。以下步骤执行完成之后,点击OK就行了。

最后这里,我们先看到右边的两个箭头,如果你已经连接好了开发板后,这些会显示出来的,同样的我们也可以去执行烧录操作。然后我们只需要去点击左边箭头指向的的仿真即可。

上一步完成之后,我们点击Data这里就可以看到仿真的结果了,呃我这里没有连接开发板,也就没办法仿真,非常不好意思啊,没有把效果展示出来。

实验完毕。

以上就是本次实验的全部内容了,喜欢的话给个关注吧!

分享一张壁纸:

相关推荐
apple_ttt14 小时前
从零开始讲PCIe(6)——PCI-X概述
fpga开发·fpga·pcie
水饺编程16 小时前
【英特尔IA-32架构软件开发者开发手册第3卷:系统编程指南】2001年版翻译,1-2
linux·嵌入式硬件·fpga开发
apple_ttt17 小时前
从零开始讲PCIe(5)——66MHZ的PCI总线与其限制
fpga开发·fpga·pcie
最好有梦想~19 小时前
FPGA时序分析和约束学习笔记(2、FPGA时序传输模型)
fpga开发
IM_DALLA19 小时前
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL76
学习·fpga开发
诚实可靠小郎君95271 天前
FPGA IO延迟的约束与脚本
fpga开发·fpga·数字电路
GGGLF2 天前
FPGA-UART串口接收模块的理解
fpga开发
北京太速科技股份有限公司2 天前
太速科技-495-定制化仪器户外便携式手提触摸一体机
fpga开发
9527华安2 天前
FPGA实现PCIE图片采集转HDMI输出,基于XDMA中断架构,提供3套工程源码和技术支持
fpga开发·pcie·xdma·hdmi
水饺编程2 天前
简易CPU设计入门:取指令(三),ip_buf与rd_en的非阻塞赋值
fpga开发