【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?

系列文章

数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)
运算符
数据流建模
行为级建模
结构化建模
组合电路的设计和时序电路的设计
有限状态机的定义和分类
期末复习------数字逻辑电路分为哪两类?它们各自的特点是什么?
期末复习------VerilogHDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?
期末复习------解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FSM)



简要说明仿真时阻塞赋值和非阻塞赋值的区别

阻塞赋值方式:a=b。a的值立刻被赋为b,完成这条赋值语句后才能执行下一条语句。

非阻塞赋值方式:a<=b。这个赋值不是立刻执行的,而是在块结束时才完成,块内的多条非阻塞赋值语句在块结束时同时赋值。


always语句和initial语句的关键区别是什么?能否相互嵌套?

initial语句在时刻0开始,只执行一次。

always只要触发了敏感信号列表就会执行。

不能相互嵌套。

相关推荐
minglie144 分钟前
cocotb 配合 iverilog 搭建 Verilog 仿真工程
fpga开发
minglie144 分钟前
常用Verilog模板
fpga开发
weixin_437497771 小时前
学习笔记:用于EDA的LLMs专题会议论文
人工智能·笔记·搜索引擎·fpga开发
浩子智控2 天前
电子设备DevOps
fpga开发
cycf3 天前
CRC校验
fpga开发
landyjzlai3 天前
AMBA总线(15)关于AXI-stream(sg模式)
arm开发·fpga开发·amba
白狐_7983 天前
Quartus Prime 新手完全使用指南
fpga开发
Aaron15883 天前
三种主流接收机架构(超外差、零中频、射频直采)对比及发展趋势浅析
c语言·人工智能·算法·fpga开发·架构·硬件架构·信号处理
博览鸿蒙3 天前
一颗数字系统是如何在 FPGA 上“跑起来”的?
fpga开发
雨洛lhw3 天前
FPGA JTAG接口设计全解析
fpga开发·jtag