【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?

系列文章

数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)
运算符
数据流建模
行为级建模
结构化建模
组合电路的设计和时序电路的设计
有限状态机的定义和分类
期末复习------数字逻辑电路分为哪两类?它们各自的特点是什么?
期末复习------VerilogHDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?
期末复习------解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FSM)



简要说明仿真时阻塞赋值和非阻塞赋值的区别

阻塞赋值方式:a=b。a的值立刻被赋为b,完成这条赋值语句后才能执行下一条语句。

非阻塞赋值方式:a<=b。这个赋值不是立刻执行的,而是在块结束时才完成,块内的多条非阻塞赋值语句在块结束时同时赋值。


always语句和initial语句的关键区别是什么?能否相互嵌套?

initial语句在时刻0开始,只执行一次。

always只要触发了敏感信号列表就会执行。

不能相互嵌套。

相关推荐
学习路上_write27 分钟前
FPGA/Verilog,Quartus环境下if-else语句和case语句RT视图对比/学习记录
单片机·嵌入式硬件·qt·学习·fpga开发·github·硬件工程
jjjxxxhhh1232 小时前
FPGA,使用场景,相比于单片机的优势
单片机·嵌入式硬件·fpga开发
诚实可靠小郎君95277 小时前
FPGA高速设计之Aurora64B/66B的应用与不足的修正
fpga开发·aurora·高速通信
百锦再7 小时前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发
∑狸猫不是猫19 小时前
HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器
fpga开发
黑旋风大李逵1 天前
FPGA使用Verilog实现CAN通信
fpga开发·can通信·sja1000t·fpga实现can通信
hi941 天前
PYNQ 框架 - 中断(INTR)驱动
嵌入式硬件·fpga开发·zynq·pynq
transfer_ICer2 天前
Vscode搭建verilog开发环境
vscode·fpga开发·编辑器
沐欣工作室_lvyiyi3 天前
汽车牌照识别系统的设计与仿真(论文+源码)
人工智能·单片机·fpga开发·汽车·单片机毕业设计·matlab车牌识别
绅士羊OuO3 天前
FPGA学习笔记#5 Vitis HLS For循环的优化(1)
c++·笔记·嵌入式硬件·学习·fpga开发