【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?

系列文章

数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)
运算符
数据流建模
行为级建模
结构化建模
组合电路的设计和时序电路的设计
有限状态机的定义和分类
期末复习------数字逻辑电路分为哪两类?它们各自的特点是什么?
期末复习------VerilogHDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?
期末复习------解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FSM)



简要说明仿真时阻塞赋值和非阻塞赋值的区别

阻塞赋值方式:a=b。a的值立刻被赋为b,完成这条赋值语句后才能执行下一条语句。

非阻塞赋值方式:a<=b。这个赋值不是立刻执行的,而是在块结束时才完成,块内的多条非阻塞赋值语句在块结束时同时赋值。


always语句和initial语句的关键区别是什么?能否相互嵌套?

initial语句在时刻0开始,只执行一次。

always只要触发了敏感信号列表就会执行。

不能相互嵌套。

相关推荐
ehiway37 分钟前
FPGA+GPU+CPU国产化人工智能平台
人工智能·fpga开发·硬件工程·国产化
蓑衣客VS索尼克5 小时前
什么是逻辑分析仪?
arm开发·人工智能·fpga开发
啄缘之间19 小时前
4.6 学习UVM中的“report_phase“,将其应用到具体案例分为几步?
学习·verilog·uvm·sv
Terasic友晶科技1 天前
第29篇 基于ARM A9处理器用C语言实现中断<五>
c语言·fpga开发·定时器中断
9527华安1 天前
FPGA实现GTY光口视频转USB3.0传输,基于FT601+Aurora 8b/10b编解码架构,提供2套工程源码和技术支持
fpga开发·音视频·aurora·gty·usb3.0·ft601
博览鸿蒙1 天前
FPGA开发要学些什么?如何快速入门?
fpga开发
@晓凡1 天前
FPGA中利用fifo时钟域转换---慢时钟域转快时钟域
fpga开发
乘风~&2 天前
fpga助教面试题
fpga开发
Hcoco_me2 天前
HDLBits ——> Building Larger Circuits
fpga开发
碎碎思2 天前
FPGA DSP:Vivado 中带有 DDS 的 FIR 滤波器
fpga开发