【Verilog】期末复习——设计有32个16位存储器的ROM

系列文章

数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)
运算符
数据流建模
行为级建模
结构化建模
组合电路的设计和时序电路的设计
有限状态机的定义和分类
期末复习------数字逻辑电路分为哪两类?它们各自的特点是什么?
期末复习------VerilogHDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?
期末复习------解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FSM)
期末复习------简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?
期末复习------设计带进位输入和输出的8位全加器,包括测试模块
期末复习------举重比赛有三名裁判,当运动员将杠铃举起后,须有两名或两名以上裁判认可,方可判定试举成功,若用A、B、C分别代表三名裁判的意见输入,同意为1,否定为0;F为裁判结果输出
期末复习------设计一个带异步复位端且高电平有效的32分频电路
期末复习------设计带异步清零且高电平有效的4位循环移位寄存器
期末复习------设计11011序列检测器电路



设计有32个16位存储器的ROM

位宽是16位,个数是32个。也就是说数据线有16根,地址线有5根。

verilog 复制代码
module rom(clk,cs_n,addr,dout)
    input clk,cs_n;
    input[4:0] addr;//地址线是5根
    output reg[15:0] dout;//数据是16位的
    //定义ROM
    reg[15:0] rom[31:0];//reg后紧跟着的是存储器的位数,rom后面的是存储器的个数
    //给ROM赋初值
    integer i;
    initial 
        begin
            for (i=0;i<31;i=i+1)
                rom[i]=16'h00000000;
        end
    //根据地址取单元里的内容
    always @(*)
        begin
            if (cs_n==1) dout<=16'bzzzzzzzz;
            else dout<=rom[addr];
        end
endmodule
相关推荐
ARM+FPGA+AI工业主板定制专家3 小时前
基于ZYNQ的目标检测算法硬件加速器优化设计
人工智能·目标检测·计算机视觉·fpga开发·自动驾驶
cycf3 小时前
时钟特性约束(四)
fpga开发
江苏学蠡信息科技有限公司12 小时前
STM32中硬件I2C的时钟占空比
stm32·单片机·fpga开发
OliverH-yishuihan12 小时前
FPGA 入门 3 个月学习计划表
学习·fpga开发
FPGA狂飙15 小时前
传统FPGA开发流程的9大步骤是哪些?
fpga开发·verilog·fpga·vivado·xilinx
我爱C编程16 小时前
【硬件片内测试】基于FPGA的完整DQPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·帧同步·viterbi译码·dqpsk·频偏锁定·定时点
szxinmai主板定制专家18 小时前
【NI测试方案】基于ARM+FPGA的整车仿真与电池标定
arm开发·人工智能·yolo·fpga开发
爱吃汽的小橘1 天前
基于ads1256的ADC控制实现
fpga开发
易享电子2 天前
基于单片机车窗环境监测控制系统Proteus仿真(含全部资料)
单片机·嵌入式硬件·fpga开发·51单片机·proteus
cycf2 天前
系统同步接口输入延迟(五)
fpga开发