【Verilog】期末复习——设计有32个16位存储器的ROM

系列文章

数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)
运算符
数据流建模
行为级建模
结构化建模
组合电路的设计和时序电路的设计
有限状态机的定义和分类
期末复习------数字逻辑电路分为哪两类?它们各自的特点是什么?
期末复习------VerilogHDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?
期末复习------解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FSM)
期末复习------简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?
期末复习------设计带进位输入和输出的8位全加器,包括测试模块
期末复习------举重比赛有三名裁判,当运动员将杠铃举起后,须有两名或两名以上裁判认可,方可判定试举成功,若用A、B、C分别代表三名裁判的意见输入,同意为1,否定为0;F为裁判结果输出
期末复习------设计一个带异步复位端且高电平有效的32分频电路
期末复习------设计带异步清零且高电平有效的4位循环移位寄存器
期末复习------设计11011序列检测器电路



设计有32个16位存储器的ROM

位宽是16位,个数是32个。也就是说数据线有16根,地址线有5根。

verilog 复制代码
module rom(clk,cs_n,addr,dout)
    input clk,cs_n;
    input[4:0] addr;//地址线是5根
    output reg[15:0] dout;//数据是16位的
    //定义ROM
    reg[15:0] rom[31:0];//reg后紧跟着的是存储器的位数,rom后面的是存储器的个数
    //给ROM赋初值
    integer i;
    initial 
        begin
            for (i=0;i<31;i=i+1)
                rom[i]=16'h00000000;
        end
    //根据地址取单元里的内容
    always @(*)
        begin
            if (cs_n==1) dout<=16'bzzzzzzzz;
            else dout<=rom[addr];
        end
endmodule
相关推荐
FPGA之旅9 小时前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot10 小时前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf11 小时前
状态机的设计
fpga开发
szxinmai主板定制专家13 小时前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航20 小时前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda2 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安2 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search72 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发