vivado FPGA烧录报错

ERROR: [Labtools 27-3165] End of startup status: LOW

ERROR: [Common 17-39] 'program_hw_devices' failed due to earlier errors.

在烧录bit流文件时,出现烧录不进去,报以上的错误。问题情况不分先后顺序,自行测试

第一种情况:检查vivado型号是否正确

第二种情况:硬件问题或者电路问题

  1. 首先排查焊接问题。
  2. 降低JTAG下载速率。
  3. 重启Vivado/ISE。
  4. 下载器不适配,试试相同属性板子是否能够与下载器适配。
  5. 还有可能芯片部分损毁,换一块片子试试。

第三种情况: 引脚电平问题

与PCB工程师确定引脚上拉还是下拉,这是电路的设置,在vivado中尽量不要去修改,还是让电路更改为好。,如果电路实在无法更改再更改这里的设置。以我的建议还是重新更改电路为好,要么重新设计电路。

相关推荐
qq8505852210 小时前
学习yosys(一款开源综合器)
fpga开发
9527华安19 小时前
技术总结:FPGA基于GTX+RIFFA架构实现多功能SDI视频转PCIE采集卡设计方案
fpga开发·架构·pcie·sdi·gtx·riffa
Bit流1 天前
FPGA实现任意角度视频旋转(完结)视频任意角度旋转实现
fpga开发·fpga任意角度视频旋转·fpga视频图像旋转
hi941 天前
Versal - 基础2(系统架构+各子系统框图+调试模块)
fpga开发·versal
yundanfengqing_nuc2 天前
PCIE模式配置
fpga开发
Bit流2 天前
FPGA实现任意角度视频旋转(二)视频90度/270度无裁剪旋转
fpga开发·音视频·fpga任意角度视频旋转·fpga视频图像旋转
移知2 天前
精通PCIe技术:协议解析与UVM验证实战
fpga开发·pcle·uvm验证
Terasic友晶科技2 天前
第25篇 基于ARM A9处理器用C语言实现中断<一>
c语言·fpga开发·中断·de1-soc开发板
怪小庄吖3 天前
翻译:How do I reset my FPGA?
经验分享·嵌入式硬件·fpga开发·硬件架构·硬件工程·信息与通信·信号处理
海涛高软4 天前
FPGA同步复位和异步复位
fpga开发