vivado FPGA烧录报错

ERROR: [Labtools 27-3165] End of startup status: LOW

ERROR: [Common 17-39] 'program_hw_devices' failed due to earlier errors.

在烧录bit流文件时,出现烧录不进去,报以上的错误。问题情况不分先后顺序,自行测试

第一种情况:检查vivado型号是否正确

第二种情况:硬件问题或者电路问题

  1. 首先排查焊接问题。
  2. 降低JTAG下载速率。
  3. 重启Vivado/ISE。
  4. 下载器不适配,试试相同属性板子是否能够与下载器适配。
  5. 还有可能芯片部分损毁,换一块片子试试。

第三种情况: 引脚电平问题

与PCB工程师确定引脚上拉还是下拉,这是电路的设置,在vivado中尽量不要去修改,还是让电路更改为好。,如果电路实在无法更改再更改这里的设置。以我的建议还是重新更改电路为好,要么重新设计电路。

相关推荐
Cao1234567893212 小时前
FPGA时钟设计
fpga开发
JNTeresa5 小时前
锁存器知识点详解
fpga开发
Cao1234567893218 小时前
FPGA基础之基础语法
fpga开发
一大Cpp8 小时前
通过Quartus II实现Nios II编程
fpga开发
7yewh9 小时前
Verilog 语法 (二)
fpga开发
边缘计算社区21 小时前
FPGA与边缘AI:计算革命的前沿力量
人工智能·fpga开发
S&Z346321 小时前
[官方IP] Shift RAM
网络协议·tcp/ip·fpga开发
S&Z34631 天前
[FPGA Video IP] Video Processing Subsystem
网络协议·tcp/ip·fpga开发·video
FPGA_Linuxer1 天前
FPGA 100G UDP纯逻辑协议栈
网络协议·fpga开发·udp
Terasic友晶科技2 天前
第13篇:Linux程序访问控制FPGA端Switch<二>
fpga开发·嵌入式系统·de1-soc开发板