vivado FPGA烧录报错

ERROR: [Labtools 27-3165] End of startup status: LOW

ERROR: [Common 17-39] 'program_hw_devices' failed due to earlier errors.

在烧录bit流文件时,出现烧录不进去,报以上的错误。问题情况不分先后顺序,自行测试

第一种情况:检查vivado型号是否正确

第二种情况:硬件问题或者电路问题

  1. 首先排查焊接问题。
  2. 降低JTAG下载速率。
  3. 重启Vivado/ISE。
  4. 下载器不适配,试试相同属性板子是否能够与下载器适配。
  5. 还有可能芯片部分损毁,换一块片子试试。

第三种情况: 引脚电平问题

与PCB工程师确定引脚上拉还是下拉,这是电路的设置,在vivado中尽量不要去修改,还是让电路更改为好。,如果电路实在无法更改再更改这里的设置。以我的建议还是重新更改电路为好,要么重新设计电路。

相关推荐
Kong_19941 小时前
芯片开发学习笔记·二十四——PCIe(PCI Express)
fpga开发·芯片开发
化屾为海2 小时前
FPGA CP测试
fpga开发
何如呢2 小时前
ROM查表法实现UW
fpga开发
碎碎思3 小时前
FPGA图像处理平台搭建:MIPI + VDMA + Ethernet全流程
图像处理·人工智能·fpga开发
希言自然也17 小时前
赛灵思KU系列FPGA的EFUSE/BBRAM加密操作
fpga开发
Terasic友晶科技19 小时前
答疑解惑 | DE25-Nano开发板Uboot阶段与FPGA外设交互失败
fpga开发·led·uboot·de25-nano·terasic
雨霁初曦20 小时前
VHDL设计-基于四状态Moore型状态机
fpga开发
liuluyang5301 天前
clk_mux_seq sv改进
fpga开发·uvm
cmc10281 天前
222.ila窗口不出来----如果ad9361相连的rx_data_clk_in_p没有接匹配电阻,出来的时钟会不会很差,导致ila不正常工作呀
fpga开发
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Vitis开发:RTC中断讲解
单片机·嵌入式硬件·fpga开发