FPGA之复选器(2)

8:1 复选器

每个slice具有一个F7AMUX和一个F7BMUX

F7AMUX 和 F7BMUX 原语:

MUXF7 MUXF7_inst (

.O(O),//Output of MUX to general routing.

I0(10), // Input (tie to LUT6 O6 pin)

II(II), //Input (tie to LUT6 O6 pin)

SS)// Input select to MUX

这两个多路复选器组合了两个 LUT 的输出,以形成多达 13 个输入(或 8:1 多路复选器)的组合功能。一个slice 中最多可以实现两个 8:1 MUX,如下图所示。

以LUTA和LUTB组从的8:1复选器为例不经过D触发器的对应代码:

always@(*)

if(AX)begin

case (SELA[1:0])

2"b00: A= DATA_A[0];

2'b01: A=DATA_A[1];

2'b10: A= DATA_A[2];

2'b11: A=DATA_A[3];

default:A=1'bx;

endcase

end

else begin

case (SELB[1:0])

2'b00: B=DATA_B[0];

2'b01: B=DATA_B[1];

2'b10: B=DATA_B[2];

2'b11: B=DATA_B[3];

default:B=1'bx;

endcase

end

assign AMUX=AX? A:B;

以上是没有经过优化的代码,代码可以优化为:

always@(*)

case ({AX,SELB[1:0]})

3'b000: AMUX=DATA_A[0];

3'b001: AMUX=DATA_A[1];

3'b010: AMUX=DATA_A[2];

3b011: AMUX=DATA_A[3];

3b100: AMUX=DATA_B[0];

3b101: AMUX=DATA_B[1];

3b110: AMUX=DATA_B[2];

3b111: AMUX=DATA_B[3];

default: AMUX=1'bx;

endcase

以LUTA和LUTB组从的8:1复选器为例经过D触发器的对应代码:

always@(posedge CLK)

case ({AX,SELB[1:0]})

3b000: AMUX <=DATA_A[0];

3b001: AMUX <= DATA_A[1];

3'b010: AMUX <= DATA_A[2];

3"b011: AMUX <=DATA_A[3];

3"b100: AMUX <=DATA_B[0];

3b101: AMUX<=DATA_B[1];

3b110: AMUX <=DATA_B[2];

3"b111: AMUX<=DATA_B[3];

default: AMUX<=1'bx;

endcase

相关推荐
cjie2215 小时前
FWFT_FIFO和Standard_FIFO对比仿真
fpga开发
9527华安5 小时前
国产紫光同创FPGA实现SDI视频编解码,基于HSSTHP高速接口,提供3套工程源码和技术支持
fpga开发·紫光同创·sdi·高速接口·hssthp
hahaha60166 小时前
ARINC818协议一些说明综述
fpga开发
_Hello_Panda_8 小时前
FX10(CYUSB4014)USB3.2(10Gbps)开发笔记分享(1):硬件设计与开发环境搭建
笔记·fpga开发·fx10·cyusb4014
FakeOccupational12 小时前
fpga系列 HDL:tips 初始化错误排查 & 仿真和实际不符的可能原因
fpga开发
FakeOccupational13 小时前
fpga系列 HDL:verilog latch在fpga中的作用 & 避免latch的常见做法
fpga开发
S&Z346314 小时前
[FPGA基础] RAM篇
fpga开发
绿算技术19 小时前
存储新势力:助力DeepSeek一体机
人工智能·科技·缓存·fpga开发
9527华安1 天前
国产紫光同创FPGA视频采集转SDI编码输出,基于HSSTHP高速接口,提供2套工程源码和技术支持
fpga开发·音视频·紫光同创·sdi·高速接口·hssthp
S&Z34631 天前
[FPGA基础] 原语简介篇
fpga开发