FPGA之复选器(2)

8:1 复选器

每个slice具有一个F7AMUX和一个F7BMUX

F7AMUX 和 F7BMUX 原语:

MUXF7 MUXF7_inst (

.O(O),//Output of MUX to general routing.

I0(10), // Input (tie to LUT6 O6 pin)

II(II), //Input (tie to LUT6 O6 pin)

SS)// Input select to MUX

这两个多路复选器组合了两个 LUT 的输出,以形成多达 13 个输入(或 8:1 多路复选器)的组合功能。一个slice 中最多可以实现两个 8:1 MUX,如下图所示。

以LUTA和LUTB组从的8:1复选器为例不经过D触发器的对应代码:

always@(*)

if(AX)begin

case (SELA[1:0])

2"b00: A= DATA_A[0];

2'b01: A=DATA_A[1];

2'b10: A= DATA_A[2];

2'b11: A=DATA_A[3];

default:A=1'bx;

endcase

end

else begin

case (SELB[1:0])

2'b00: B=DATA_B[0];

2'b01: B=DATA_B[1];

2'b10: B=DATA_B[2];

2'b11: B=DATA_B[3];

default:B=1'bx;

endcase

end

assign AMUX=AX? A:B;

以上是没有经过优化的代码,代码可以优化为:

always@(*)

case ({AX,SELB[1:0]})

3'b000: AMUX=DATA_A[0];

3'b001: AMUX=DATA_A[1];

3'b010: AMUX=DATA_A[2];

3b011: AMUX=DATA_A[3];

3b100: AMUX=DATA_B[0];

3b101: AMUX=DATA_B[1];

3b110: AMUX=DATA_B[2];

3b111: AMUX=DATA_B[3];

default: AMUX=1'bx;

endcase

以LUTA和LUTB组从的8:1复选器为例经过D触发器的对应代码:

always@(posedge CLK)

case ({AX,SELB[1:0]})

3b000: AMUX <=DATA_A[0];

3b001: AMUX <= DATA_A[1];

3'b010: AMUX <= DATA_A[2];

3"b011: AMUX <=DATA_A[3];

3"b100: AMUX <=DATA_B[0];

3b101: AMUX<=DATA_B[1];

3b110: AMUX <=DATA_B[2];

3"b111: AMUX<=DATA_B[3];

default: AMUX<=1'bx;

endcase

相关推荐
stm 学习ing2 小时前
FPGA 第十讲 避免latch的产生
c语言·开发语言·单片机·嵌入式硬件·fpga开发·fpga
北城笑笑12 小时前
FPGA 14 ,硬件开发板分类详解,FPGA开发板与普通开发板烧录的区别
fpga开发·fpga
2202_7544215412 小时前
一个计算频率的模块
驱动开发·fpga开发
小灰灰的FPGA13 小时前
低速接口项目之串口Uart开发(七)——如何在FPGA项目中实现自适应波特率串口功能
fpga开发
fei_sun1 天前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto1 天前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安2 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈2 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun2 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思2 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则