CPLL的动态配置
终于看到有这个复位功能了
QPLL SWITCHing需要复位
器件级RESET没发现有管脚引出来
两种复位方式，对应全复位和器件级复位
对应的复位功能管脚
改那个2分频的寄存器说明段，复位是自动发生的？说明可能起效了，但是分频比不对导致失锁，所以改一个近点的，符合QPLL0范围，看下是否能自动锁定？
power down模式，导致时钟分发停止，用了之后也可以up起来，跟现象一致。
相关推荐
daxi15013 小时前
Verilog入门实战——第5讲：Testbench 仿真编写 + 波形查看与分析FPGA的花路17 小时前
UDP协议简简单单做算法19 小时前
【第2章＞第2节】基于FPGA的图像双线性插值实现——理论分析与MATLAB仿真LCMICRO-133108477461 天前
长芯微LPS123完全P2P替代ADP123，高性能、低压差的线性稳压器fei_sun1 天前
面经、笔试（持续更新中）xixixi777771 天前
通信领域的“中国速度”：从5G-A到6G，从地面到星空Nobody331 天前
Verilog always语句详解：从组合逻辑到时序逻辑李嘉图Ricado1 天前
FPGA 时序约束与分析白又白、1 天前
时序优化和上板调试小结Z22ZHaoGGGG2 天前
verilog实现采样电流有效值的计算