03_led_horse_run_v0 跑马灯

03_led_horse_run_v0

在Verilog中实现跑马灯通常涉及到使用一个计数器来控制LED灯的亮灭顺序。

跑马灯是一种常见的电子显示方式,它通过控制多个LED灯的顺序点亮,形成一种动态的视觉效果,看起来就像灯在"跑"一样。

知识点:

  • 移位寄存器
cpp 复制代码
module led_horse_run #(
    parameter CLK_FREQ = 50*1000*1000
)(
    input  clk, 
    input  rst_n,  

    output reg [5:0] led
);

//
//Local parameter, same as const in c/c++
//For 50Mhz clock, 
//one second count to 50*1000*1000 numbers
//one millisecond count to 50*1000 numbers
//
localparam ONE_SECOND = CLK_FREQ;
localparam HALF_SECOND = ONE_SECOND / 2;
localparam ONE_MSECOND = ONE_SECOND / 1000;

//---------------------------------------------------------
reg [31:0] count; 
//wire time_on = (count == ONE_SECOND-1);
wire time_on = (count == HALF_SECOND-1);

always @(posedge clk) begin
    if(~rst_n) count <= 0;
    else if(time_on) count <= 0;
    else count <= count + 1;
end

//running from left to right
always @(posedge clk) begin
    if(~rst_n) led <= ~(6'b000001); //6'b111110
    else if(time_on) led <= {led[0],led[5:1]} ;     //running from left to right
    //else if(time_on) led <= {led[4:0],led[5]} ;   //running from right to left
    else led <= led;
end
endmodule

原理解释:

LED灯会从右向左依次点亮,形成动态的视觉效果。这个例子中使用的是6个LED灯,但可以根据需要扩展到更多的LED灯。

在模块内部定义了一个32位的寄存器count,用于作为计数器。在每个时钟上升沿,如果rst_n没有被复位,计数器count就会加1。

当计数器达到最大值时,它会重新从0开始计数,信号time_on表明计数器达到最大值的时刻,这样可以保证LED灯的循环点亮。

time_on为高有两个事件发生,一是计数器重新从0开始计数,这样可以保证固定的间隔时间只能出现一个time_on信号,注意:通过改变计数器最大值,可以改变跑马灯的速度;

二是time_on到来时Led的状态发生改变,为了达到LED灯的亮灭状态就会从右向左移动,形成跑马灯的效果,使用一个移位寄存器实现LED状态有序改变。led <= {led[0],led[5:1]} ;

相关推荐
1560820721911 小时前
基于7VX690T FPGA实现万兆TCP/IP资源和性能测试
网络协议·tcp/ip·fpga开发
nuoxin11420 小时前
GSV1011-富利威-HDMI芯片选型
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
ChipCamp20 小时前
FPGA开发入门----1. Mux的三种写法,RTL的认知大提升!
fpga开发·时序逻辑·组合逻辑
XINVRY-FPGA2 天前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA
人工智能·嵌入式硬件·fpga开发·数据挖掘·云计算·硬件工程·fpga
9527华安2 天前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga
UVM_ERROR3 天前
硬件设计实战:解决Valid单拍采样失效问题(附非阻塞赋值与时序对齐核心要点)
驱动开发·fpga开发·github·芯片
brave and determined3 天前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
步达硬件3 天前
【FPGA】FPGA开发流程
fpga开发
我爱C编程4 天前
【仿真测试】基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·帧同步·卷积编码·viterbi译码·维特比译码·频偏锁定
s09071364 天前
ZYNQ DMA to UDP 数据传输系统设计文档
网络协议·fpga开发·udp