03_led_horse_run_v0 跑马灯

03_led_horse_run_v0

在Verilog中实现跑马灯通常涉及到使用一个计数器来控制LED灯的亮灭顺序。

跑马灯是一种常见的电子显示方式,它通过控制多个LED灯的顺序点亮,形成一种动态的视觉效果,看起来就像灯在"跑"一样。

知识点:

  • 移位寄存器
cpp 复制代码
module led_horse_run #(
    parameter CLK_FREQ = 50*1000*1000
)(
    input  clk, 
    input  rst_n,  

    output reg [5:0] led
);

//
//Local parameter, same as const in c/c++
//For 50Mhz clock, 
//one second count to 50*1000*1000 numbers
//one millisecond count to 50*1000 numbers
//
localparam ONE_SECOND = CLK_FREQ;
localparam HALF_SECOND = ONE_SECOND / 2;
localparam ONE_MSECOND = ONE_SECOND / 1000;

//---------------------------------------------------------
reg [31:0] count; 
//wire time_on = (count == ONE_SECOND-1);
wire time_on = (count == HALF_SECOND-1);

always @(posedge clk) begin
    if(~rst_n) count <= 0;
    else if(time_on) count <= 0;
    else count <= count + 1;
end

//running from left to right
always @(posedge clk) begin
    if(~rst_n) led <= ~(6'b000001); //6'b111110
    else if(time_on) led <= {led[0],led[5:1]} ;     //running from left to right
    //else if(time_on) led <= {led[4:0],led[5]} ;   //running from right to left
    else led <= led;
end
endmodule

原理解释:

LED灯会从右向左依次点亮,形成动态的视觉效果。这个例子中使用的是6个LED灯,但可以根据需要扩展到更多的LED灯。

在模块内部定义了一个32位的寄存器count,用于作为计数器。在每个时钟上升沿,如果rst_n没有被复位,计数器count就会加1。

当计数器达到最大值时,它会重新从0开始计数,信号time_on表明计数器达到最大值的时刻,这样可以保证LED灯的循环点亮。

time_on为高有两个事件发生,一是计数器重新从0开始计数,这样可以保证固定的间隔时间只能出现一个time_on信号,注意:通过改变计数器最大值,可以改变跑马灯的速度;

二是time_on到来时Led的状态发生改变,为了达到LED灯的亮灭状态就会从右向左移动,形成跑马灯的效果,使用一个移位寄存器实现LED状态有序改变。led <= {led[0],led[5:1]} ;

相关推荐
坏孩子的诺亚方舟13 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐14 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐14 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH14 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡15 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安15 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐15 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯16 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客16 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA16 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发