03_led_horse_run_v0 跑马灯

03_led_horse_run_v0

在Verilog中实现跑马灯通常涉及到使用一个计数器来控制LED灯的亮灭顺序。

跑马灯是一种常见的电子显示方式,它通过控制多个LED灯的顺序点亮,形成一种动态的视觉效果,看起来就像灯在"跑"一样。

知识点:

  • 移位寄存器
cpp 复制代码
module led_horse_run #(
    parameter CLK_FREQ = 50*1000*1000
)(
    input  clk, 
    input  rst_n,  

    output reg [5:0] led
);

//
//Local parameter, same as const in c/c++
//For 50Mhz clock, 
//one second count to 50*1000*1000 numbers
//one millisecond count to 50*1000 numbers
//
localparam ONE_SECOND = CLK_FREQ;
localparam HALF_SECOND = ONE_SECOND / 2;
localparam ONE_MSECOND = ONE_SECOND / 1000;

//---------------------------------------------------------
reg [31:0] count; 
//wire time_on = (count == ONE_SECOND-1);
wire time_on = (count == HALF_SECOND-1);

always @(posedge clk) begin
    if(~rst_n) count <= 0;
    else if(time_on) count <= 0;
    else count <= count + 1;
end

//running from left to right
always @(posedge clk) begin
    if(~rst_n) led <= ~(6'b000001); //6'b111110
    else if(time_on) led <= {led[0],led[5:1]} ;     //running from left to right
    //else if(time_on) led <= {led[4:0],led[5]} ;   //running from right to left
    else led <= led;
end
endmodule

原理解释:

LED灯会从右向左依次点亮,形成动态的视觉效果。这个例子中使用的是6个LED灯,但可以根据需要扩展到更多的LED灯。

在模块内部定义了一个32位的寄存器count,用于作为计数器。在每个时钟上升沿,如果rst_n没有被复位,计数器count就会加1。

当计数器达到最大值时,它会重新从0开始计数,信号time_on表明计数器达到最大值的时刻,这样可以保证LED灯的循环点亮。

time_on为高有两个事件发生,一是计数器重新从0开始计数,这样可以保证固定的间隔时间只能出现一个time_on信号,注意:通过改变计数器最大值,可以改变跑马灯的速度;

二是time_on到来时Led的状态发生改变,为了达到LED灯的亮灭状态就会从右向左移动,形成跑马灯的效果,使用一个移位寄存器实现LED状态有序改变。led <= {led[0],led[5:1]} ;

相关推荐
hahaha60161 小时前
FPGA静态功耗
fpga开发
碎碎思1 小时前
FPGA定点和浮点数学运算-实例对比
fpga开发
GateWorld13 小时前
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析LLP (二)
fpga开发·mipi csi2
hahaha60161 天前
Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压
fpga开发
hahaha60161 天前
FPGA没有使用的IO悬空对漏电流有没有影响
fpga开发
贝塔实验室2 天前
FPGA 动态重构配置流程
驱动开发·fpga开发·硬件架构·硬件工程·射频工程·fpga·基带工程
GateWorld2 天前
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析 (一)
fpga开发·mipi csi2
思尔芯S2C2 天前
思尔芯携手Andes晶心科技,加速先进RISC-V 芯片开发
人工智能·科技·fpga开发·risc-v·debugging·prototyping·soc validation
tiantianuser2 天前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
碎碎思2 天前
打破延迟极限的 FPGA 机械键盘
fpga开发·计算机外设