FPGA基础 - 1

FPGA通用开发流程

基本流程

• 写一套HDL，使其能够在指定的硬件平台上实现相应的功能。

1. 设计定义 （e.g. 让LED灯每秒闪烁一次）；
2. 设计输入 （编写逻辑（使用Verilog代码描述逻辑），或使用逻辑图，或使用IP（封装好的逻辑核））；
3. EDA分析综合 （由专业的EDA软件提供，例如Quartus、Vivado、ISE等），对所写的逻辑描述内容进行分析，并得到逻辑门级别的电路内容；
4. 功能仿真：使用专门的仿真工具（例如Modelsim）进行仿真，验证设计的逻辑功能能否实现 （对于数字电路来说，仿真是基本接近于真实情况的，是可信的）；
5. 布局布线：在指定器件上将设计的逻辑电路实现(Vivado、Quartus等)；
6. 分析性能 ：分析设计的逻辑在目标板上是否能够正常工作，具体包括功能正常和性能稳定。分析性能有2种方法：
   ① 时序仿真 （非常耗费时间 ）→ Modelsim
   ② 静态时序分析 → Vivado 、 Quartus
7. 板级调试：

• 性能分析通过后，将EDA仿真软件上的设计逻辑下载到目标板上运行，查看运行结果。
• 调试工具：
  Vivado → ILA （嵌入式逻辑分析仪）
  Cortex → Signaltap II

8. 完成。