clocking wizard IP核通过AXI4-Lite接口实现动态重新配置应用实例

在最近的FPGA应用中,应用到了基于Zynq 7000的Uart串口设计,为了让串口的时钟更精确,采用了外部时钟模式,如下图所示。外部时钟连接到了Clocking Wizard IP核的输出端。

在串口通信时,发现串口有错码出现。例如,循环发送A1,接收到的大部分数据是正确的,但偶尔会出现42、76等不可预期的数。

出现这种情况,时钟是最大的怀疑因素。将Uart的时钟改为Zynq的输出时钟,再进行串口通信,则数据接收正常,不再有乱码出现。

查看Clocking Wizard IP核的设置,如下图所示:

由上述情况可以推断,在Clocking Wizard IP核配置为动态可配置模式时,需要的配置参数比较复杂,如果配置不准确,输出时钟作为其他设备的稳定时钟输入可能会有误差。

相关推荐
nnerddboy2 小时前
FPGA自学笔记(正点原子ZYNQ7020):1.Vivado软件安装与点灯
笔记·fpga开发
li星野1 天前
打工人日报#20251005
笔记·程序人生·fpga开发·学习方法
通信小呆呆1 天前
FPGA 上的 OFDM 同步:从 S&C 到残差 CFO 的工程化实现
fpga开发·信号处理·同步·ofdm
hahaha60162 天前
高层次综合基础-vivado hls第三章
算法·fpga开发
XINVRY-FPGA4 天前
XCVU9P-2FLGA2104E Xilinx AMD Virtex UltraScale+ FPGA
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发·射频工程·fpga
范纹杉想快点毕业4 天前
ZYNQ7045芯片中UART实现RS422通信详解,50000字解析,C语言,嵌入式开发,软件开发
c语言·笔记·stm32·单片机·嵌入式硬件·mcu·fpga开发
千宇宙航6 天前
闲庭信步使用图像验证平台加速FPGA的开发:第三十课——车牌识别的FPGA实现(2)实现车牌定位
图像处理·计算机视觉·fpga开发·车牌识别
灵风_Brend6 天前
最大最小延时约束
fpga开发
li星野7 天前
打工人日报#20250930
笔记·程序人生·fpga开发·学习方法
9527华安7 天前
FPGA实现SRIO图像视频传输,基于Serial Rapidlo Gen2,提供6套工程源码和技术支持
图像处理·fpga开发·音视频·srio·xilinx